资源列表
[VHDL编程] verilogHDL
说明：自己写的一些Verilog HDL小程序，来自课本的例程-Verilog HDL himself wrote some small programs, routines from textbooks<刚刚> 在 2025-06-08 上传 | 大小：4kb | 下载：0
[VHDL编程] frequency_division
说明：三分频电路是硬件工程师招聘中必考题目，看似简单却能够挂到很多人，这里给出三分频的VHDL设计，其他奇数分频电路均可以参考此分频设计。其中并附有简单的偶数分频设计-Here are three points frequency VHDL design, other odd points frequency circuit can refer to this crossover design.<lirui> 在 2025-06-08 上传 | 大小：4kb | 下载：0
[VHDL编程] PipeLine-GCD-DSP
说明：流水线结构的最大公约数处理器，处理的数据为32bit,采用64级流水线实现。-A pipeline sturcture GCD DAC, data width is 32bit.<yefeng> 在 2025-06-08 上传 | 大小：4kb | 下载：0
[VHDL编程] NIOS2float
说明：NIOS II中计算浮点数乘除法的函数，可以极大地缩短浮点数运算的执行时间。-Floating-point multiplication and division of functions computed NIOS II, can greatly shorten the execution time of floating point operations.<> 在 2025-06-08 上传 | 大小：4kb | 下载：0
[VHDL编程] Multiplieur_solutions_1a2
说明：MULTILIEUR VHDL SOUS LA FORME DUN MINI PROJET AVEC TOUS LES CODES SOURCES ET LEURS CORRECTIONS BONNE LECTURE<Meriam> 在 2025-06-08 上传 | 大小：4kb | 下载：0
[VHDL编程] Frame-synchronization
说明：帧同步状态机主要是为了克服通信中可能出现的各种意外情况，包括信号丢失、信道误码等造成的通信中断，尽量维护正常的通信的进行。当系统启动后，同步状态机处于失步态，并且不断搜索输入信号中的有效同步模式（“10011011”），一旦当其找到一个有效的同步模式后，进入预同步态；在预同步态还不能完全确定当前找到的帧开始位置（由同步模式确定的位置）是正确的，还需要继续检查2个相隔一个帧长（256个时钟）后的位置是否仍然存在有效的同步模式，如果存在那么同步状态机将进入同步态，否则将返回失步态继续搜索下一个有效的<刘旭> 在 2025-06-08 上传 | 大小：4kb | 下载：0
[VHDL编程] verilogiic1121
说明：用verilog状态机写的IIC通信模块，包括两个子模块和一个顶层模块，均为verilog源码-Written in verilog state machine IIC communication module, including two modules and a top-level module, they are all the verilog code.<zhaolin> 在 2025-06-08 上传 | 大小：4kb | 下载：0
[VHDL编程] ADXL345_acc
说明：void Delay5us() void Delay5ms() void ADXL345_Start() void ADXL345_Stop() void ADXL345_SendACK(bit ack) bit ADXL345_RecvACK() void ADXL345_SendByte(BYTE dat) BYTE ADXL345_RecvByte() void ADXL345_ReadPage() void ADXL345_Write<mangbudie> 在 2025-06-08 上传 | 大小：4kb | 下载：0