[VHDL编程] Adder

说明：本代码为用三种方法实现verilog加法器代码，在ISE中基于Spartan6仿真成功。-This code is used three methods to achieve adder verilog code, based on the success in the ISE Spartan6 simulation.
<lihongye> 在 2025-06-08 上传 | 大小：4kb | 下载：0

[VHDL编程] RS-encoder

说明：RSC encoder in VHDL. Hope it helpful.
<thang> 在 2025-06-08 上传 | 大小：4kb | 下载：0

[VHDL编程] ADS8330_Module

说明：模数转换芯片ADS8330的Verilog HDL源程序，已在项目中验证了其可行。-Analog to digital conversion chip ADS8330 of Verilog HDL source code, has verified its feasibility in the project.
<avion> 在 2025-06-08 上传 | 大小：4kb | 下载：0

[VHDL编程] UART_VHDL

说明：VHDL 实现 UART 全双工通讯，可以独立使能接收和发送，具有发送和接收完成标志位。-VHDL implementation of UART full duplex communication, can independently make can receive and transmit, with sending and receiving complete flag.
<zkw> 在 2025-06-08 上传 | 大小：4kb | 下载：0

[VHDL编程] nor_flash_core

说明：Verilog实现的NOR FLASH控制器，基于M25P128开发，功能完整，简洁易懂，自用无问题。-Verilog implementations NOR FLASH controller, based M25P128 development, full-featured, easy to read, for personal use, no problem.
<爱阳阳> 在 2025-06-08 上传 | 大小：4kb | 下载：0

[VHDL编程] ParallelScrablerDescrambler

说明：VHDL code for parallel 6-bit scrambler and descrambler
<maya333888> 在 2025-06-08 上传 | 大小：4kb | 下载：0

[VHDL编程] FSKaPSK

说明：FSK&PSK编码，可以通过testbench仿真-FSK & PSK coding, you can testbench simulation
<Sichengkiu> 在 2025-06-08 上传 | 大小：4kb | 下载：0

[VHDL编程] verilog-led

说明：此程序是Verilog语言编写的一个流水灯程序，简单易行-This program is written in Verilog language a light water program, simple and feasible
<何鹏才> 在 2025-06-08 上传 | 大小：4kb | 下载：0

[VHDL编程] test1

说明：一 继续熟悉ISE 和Modelsim的使用，按照实验手册进行练习。 二 写一个完整的entity和architecture， 用逻辑函数构建一个1位的全加器，并用ise进行语法检查和 综合。 -Use a continue to familiar with ISE and Modelsim, practice in accordance with the experimental manual. Two write a complete entity and architectur
<Jin> 在 2025-06-08 上传 | 大小：4kb | 下载：0

[VHDL编程] UART_FPGA

说明：此vhdl程序实现了在FPGA上构建UART通信串口。分为两部分，UART的发送端transfer和接收端receiver。需要外部根据需求提供波特率时钟。-This program implements the building vhdl UART serial interface on the FPGA. Divided into two parts, UART transfer sender and receiver receiver. Required to provide the ba
<lmy> 在 2025-06-08 上传 | 大小：4kb | 下载：0

[VHDL编程] Uart_TX

说明：串口通信程序，可设置波特率，数据格式可更改-Serial communication program, you can set the baud rate and data format can be changed
<余浩> 在 2025-06-08 上传 | 大小：4kb | 下载：0

[VHDL编程] part1

说明：part1 lab2 vhdl altera
<minh> 在 2025-06-08 上传 | 大小：4kb | 下载：0