[VHDL编程] SPI-Master-Core-DAC-ADC-spartan

说明：SPI Master Core for spartan (ADC, DAC) vhdl code
<onur> 在 2024-05-06 上传 | 大小：1961984 | 下载：0

[VHDL编程] simu01

说明：spartan 3 series ADC vhdl code testbench
<onur> 在 2024-05-06 上传 | 大小：6144 | 下载：0

[VHDL编程] SineWAve

说明：xilinx system generator DAC simulink system code for black box
<onur> 在 2024-05-06 上传 | 大小：4418560 | 下载：0

[VHDL编程] s3esk_picoblaze_dac_control

说明：picoblaze DAC control spartan 3e
<onur> 在 2024-05-06 上传 | 大小：22528 | 下载：0

[VHDL编程] evodem_mppt_son_hali_OK

说明：This my complete simulink project using xilinx system generator blocks. There is a buck converter and a control unit for FPGA calculating MPPT to get maximum power from the PV panel. MPPT calculation is done us
<onur> 在 2024-05-06 上传 | 大小：2967552 | 下载：0

[VHDL编程] sp601_sayac_sysgen_OK

说明：This a counter project for simulink using system generator blocks. There is LED output. I implemented it on spartan sp601 development board and it works.
<onur> 在 2024-05-06 上传 | 大小：348160 | 下载：0

[VHDL编程] 10-sequence-detector

说明：本系统采用实验箱的48MHz时钟作为输入时钟，将其分频得到计数器计数频率和序列检测器检测序列频率-The system uses a 48MHz clock experimental box as the input clock, to get the counter frequency divider and serial sequence frequency detector
<陈颖> 在 2024-05-06 上传 | 大小：41984 | 下载：0

[VHDL编程] r22sdf_bf1

说明：Verilog Implementation of Butterfly 1 of R22SDF algorithm
<Jinu> 在 2024-05-06 上传 | 大小：4096 | 下载：0

[VHDL编程] CM

说明：Verilog Implementation of Complex Mutliplier
<Jinu> 在 2024-05-06 上传 | 大小：1024 | 下载：0

[VHDL编程] CM_WADDR

说明：Complex multiplier with twiddle factor
<Jinu> 在 2024-05-06 上传 | 大小：1024 | 下载：0

[VHDL编程] WDDRGEN

说明：Address generation for twiddle factors
<Jinu> 在 2024-05-06 上传 | 大小：1024 | 下载：0

[VHDL编程] WROM

说明：Twiddle factors in ROM
<Jinu> 在 2024-05-06 上传 | 大小：1024 | 下载：0