资源列表

« 1 2 ... .90 .91 .92 .93 .94 3395.96 .97 .98 .99 .00 ... 4310 »

[VHDL编程t1_bin2bcd

说明:二进制转BCD的verilog程序,实现二进制数到BCD的转换,该程序具有节约FPGA的内部逻辑资源等特点- Binary to BCD s verilog procedures to achieve binary number to BCD conversion, the program has an inter
<宋国志> 在 2025-06-08 上传 | 大小:448kb | 下载:0

[VHDL编程t2_manchester_coder

说明:Manchester 编码器的Verilog与VHDL实现,并分别采用moore和mealy机对其进行描述,比较了两种实现方法的不同。并且每种情况都给出了测试脚本,希望对您有用。-Manchester encoder Verilog and VHDL realization and moore and mealy machines were used to describe it, compare the two implementations of different methods. And
<宋国志> 在 2025-06-08 上传 | 大小:152kb | 下载:0

[VHDL编程eeprom

说明:实现I2C协议下EEPROM存储的数据读写控制-Under I2C protocol to achieve read and write data stored in EEPROM control
<蔡鹏程> 在 2025-06-08 上传 | 大小:123kb | 下载:0

[VHDL编程t1_comm

说明:该程序包括数据的发送,加密,奇偶校验,接收,解密等模块,实现了一个完整的收发操作。为了测试方便,我们将接收到的数据直接引入发送端口,为此,我们编写了测试脚本文件,验证程序的正确性。该程序模块较多,读者可参考压缩包内的原理框图文件,以便于理解。-The program includes sending, encryption, parity, receive, decrypt data modules to achieve a complete transceiver operation. In
<宋国志> 在 2025-06-08 上传 | 大小:620kb | 下载:0

[VHDL编程cpc1

说明:实现序列检测的功能,对特定数字序列成功的检测-Achieve the function of sequence detection for detecting the success of a particular sequence of numbers
<蔡鹏程> 在 2025-06-08 上传 | 大小:28kb | 下载:0

[VHDL编程VGA

说明:一个vga的完整工程,自己做的,相关的频率可以在网上找到-Vga of a complete project, do it yourself, the relevant frequencies can be found online
<wenjiong> 在 2025-06-08 上传 | 大小:224kb | 下载:0

[VHDL编程module

说明:自己平时写的几个简单的模块,可以参考一下-He usually wrote a few simple modules, you can refer to
<wenjiong> 在 2025-06-08 上传 | 大小:1kb | 下载:0

[VHDL编程adder

说明:自己做的几个不同方式实现的加法器的方法,可以参考一下-Adder several ways to do their own different ways, you can refer to
<wenjiong> 在 2025-06-08 上传 | 大小:4kb | 下载:0

[VHDL编程MODE

说明:自己的找到的一些资料,感觉挺有用的,可以下来-Some find their own information, I feel quite useless, you can look
<wenjiong> 在 2025-06-08 上传 | 大小:361kb | 下载:0

[VHDL编程tsmc250nm

说明:本封装库为TSMC 250纳米晶圆的调用哭,希望对大家有用-is packed by TSMC 250 NM
<黄贤> 在 2025-06-08 上传 | 大小:10.3mb | 下载:0

[VHDL编程quanzixongxiyiji-verilod

说明:根据日常生活中的洗衣机使用流程设计状态。 空闲——加水——洗涤——排水——加水——清洗排水——甩干——报警 - according to the processes and the use of washing machine in the daily life of the design state. Idle-------- washing water drainage water------ alarm dry cleaning and drainage
<mousejohn> 在 2025-06-08 上传 | 大小:1kb | 下载:0

[VHDL编程20140306mii

说明:在digilent公司genesys开发板上,使用temac ip核实现了10/100M网口的驱动。-Implementation of a driver for 10M/100M ethernet communication on GENESYS form digilent.
<黄悦> 在 2025-06-08 上传 | 大小:6.54mb | 下载:0
« 1 2 ... .90 .91 .92 .93 .94 3395.96 .97 .98 .99 .00 ... 4310 »

源码中国 www.ymcn.org