[VHDL编程] FPGA_QPSK_EXP

说明：Quartus编写的QPSK解调仿真模块，用于各个功能模块的硬件仿真使用，由VHDL语言编写，适合通信工程专业人士使用-Quartus simulation module written QPSK demodulation hardware emulation for various functional modules using VHDL language for communications engineering profess
<paipai> 在 2024-06-11 上传 | 大小：339968 | 下载：0

[VHDL编程] zuoyepaoma2

说明：基于FPGA的跑马灯设计，可实现一个灯独跑，两个灯连跑，间断跑，隔着2个灯跑自定义跑灯形式。quartus软件亲测可用，自己编写的~-Marquee FPGA-based design can achieve an independent running lights, two lights Lianpao, intermittent run, run across two lights running lights in the fo
<司维> 在 2024-06-11 上传 | 大小：1024 | 下载：0

[VHDL编程] fifo_env

说明：for synchronization when we are dealing with 2 different clock domain
<joheb> 在 2024-06-11 上传 | 大小：2011136 | 下载：0

[VHDL编程] huxi

说明：基于VHDL设计四个频率不同的呼吸灯，呼吸频率分别为 0.1Hz,0.2Hz，0.4Hz，0.8Hz 呼吸灯原理：利用PWM波控制led的亮度，的 原始代码 quartus软件亲测可用。-VHDL-based design in four different frequencies breathing light, breathing frequency was 0.1Hz, 0.2Hz, 0.4Hz, 0.8Hz breathin
<司维> 在 2024-06-11 上传 | 大小：1024 | 下载：0

[VHDL编程] daojishi

说明：基于VHDL编写的60S倒计时，可以设置倒计时开始时间， 重置倒计时，倒计时结束数码管会闪烁，蜂鸣器报警，quartus软件亲测可用。-60S-based VHDL, countdown, countdown start time can be set, reset the countdown, countdown to the end of the LED will blink, buzzer alarm, quartus softw
<司维> 在 2024-06-11 上传 | 大小：1024 | 下载：0

[VHDL编程] huxideng

说明：基于VHDL的呼吸灯设计， 可设置4个频率分别为0.1 ，0.2，0.4 0.5MHZ，quartus软件亲测可用-VHDL-based design breathing light can be set to four frequencies were 0.1, 0.2,0.4 0.5MHZ, quartus software pro-test available
<司维> 在 2024-06-11 上传 | 大小：1024 | 下载：0

[VHDL编程] zuoye60

说明：基于VHDL的60S倒计时设计，附带数码管显示，倒计时完成后蜂鸣器报警-60S countdown VHDL-based design, with a digital display, the countdown is completed after the buzzer alarm
<司维> 在 2024-06-11 上传 | 大小：1024 | 下载：0

[VHDL编程] verilog

说明：《verilog_数字系统设计课程》(第二版)思考题答案-" Verilog_ Digital System Design Course" (Second Edition) Questions answers. Rar
<李群> 在 2024-06-11 上传 | 大小：541696 | 下载：0

[VHDL编程] Video-and-Image-Processing-Suite

说明：视频图像处理方法介绍altera公司相关文章-Video image processing method described in
<李群> 在 2024-06-11 上传 | 大小：1646592 | 下载：0

[VHDL编程] behavioral

说明：8:3 encoder using behavioral modeling
<priya> 在 2024-06-11 上传 | 大小：123904 | 下载：0

[VHDL编程] dataflow

说明：4:2 encoder using data flow modeling
<priya> 在 2024-06-11 上传 | 大小：59392 | 下载：0

[VHDL编程] structural

说明：4:2 ENCODER USING STRUCTURAL MODELING
<priya> 在 2024-06-11 上传 | 大小：53248 | 下载：0