[VHDL编程] temp

说明：用fpga/cpld驱动温度传感器lm75，用数码管显示温度-With fpga/cpld drive temperature sensor lm75, with digital display temperature
<刘慧忠> 在 2025-06-08 上传 | 大小：234kb | 下载：0

[VHDL编程] CRC

说明：CRC 8bit for bus monitor
<郭涛> 在 2025-06-08 上传 | 大小：1kb | 下载：0

[VHDL编程] CRC.vhd

说明：CRC 8bit for bus monitor
<郭涛> 在 2025-06-08 上传 | 大小：1kb | 下载：0

[VHDL编程] zuoye2

说明：主要编写了一组二进制数据通过根升余弦滤波器后的波形，但并没有使用ISE内部的FIR滤波器内核，该程序相当于编写了一个根升余弦滤波器。-Mainly prepared a set of binary data through the root raised cosine filter waveform after, but did not use the ISE internal FIR filter kernel, the program is equivalent to the prepara
<林源> 在 2025-06-08 上传 | 大小：3.56mb | 下载：0

[VHDL编程] sinwave

说明：使用verilog hdl语言编程正弦波信号，能仿真出结果-Can use verilog HDL language programming sine wave signal, the simulation results
<hxj> 在 2025-06-08 上传 | 大小：4.09mb | 下载：0

[VHDL编程] QPSK_DSSS

说明：该程序使用verilog语言，编写了QPSK-DSSS系统的发端，主要模块包括对同相分量和正交分量的扩频，通过根升余弦滤波器，以及与载波相乘等模块。-The program uses the verilog language, written QPSK-DSSS system, the originator, the main modules include in-phase and quadrature components of the spectrum, through the root
<林源> 在 2025-06-08 上传 | 大小：6.66mb | 下载：0

[VHDL编程] i2c_core

说明：i2c ip core support slave and master mode
<bell> 在 2025-06-08 上传 | 大小：1.19mb | 下载：0

[VHDL编程] xinhaoyuan

说明：DDS产生多种波形信号发生器，包括正弦波，三角波，方波，锯齿波。运行于Altera Cyclone FPGA平台。-DDS signal generator generates a variety of waveforms including sine, triangle wave, square wave, sawtooth wave. Running on Altera Cyclone FPGA platform.
<qiao> 在 2025-06-08 上传 | 大小：60kb | 下载：0

[VHDL编程] 2fsk_0516

说明：运行于Altera Cyclone FPGA平台,基于DDS原理的FSK信号发生器，可产生FSK信号-Running on Altera Cyclone FPGA platform, based on the principle of DDS FSK signal generator for FSK signal
<qiao> 在 2025-06-08 上传 | 大小：321kb | 下载：0

[VHDL编程] cmi

说明：运行于Altera Cyclone FPGA平台,由VHDL编写的NRZ到CMI编码和CMI到NRZ解码程序。-Running on Altera Cyclone FPGA platform, VHDL prepared NRZ to CMI CMI to NRZ encoding and decoding procedures.
<qiao> 在 2025-06-08 上传 | 大小：485kb | 下载：0

[VHDL编程] DDS

说明：一个基于FPGA的DDS，可以实现正弦波的频率控制-An FPGA-based DDS, sine wave frequency control can be achieved
<彭泽之> 在 2025-06-08 上传 | 大小：6.58mb | 下载：0

[VHDL编程] spiip

说明：一个quartus的SPI接口的IP核-A quartus SPI interface IP core ...........................
<彭泽之> 在 2025-06-08 上传 | 大小：6.58mb | 下载：0