[VHDL编程] task

说明：task verilog code basic example-task verilog code basic example
<ram> 在 2025-06-09 上传 | 大小：1kb | 下载：0

[VHDL编程] VGA

说明：在640*480分辨率的VGA显示画面下，显示一个十字架-At 640* 480 resolution VGA display screen, display a crucifix
<吴莹妍> 在 2025-06-09 上传 | 大小：319kb | 下载：0

[VHDL编程] DDR2_Control

说明：FPGA SIGA S16 DDR2 驱动-FPGA SIGA S16 DDR2 DRIVER
<Swle7> 在 2025-06-09 上传 | 大小：10.36mb | 下载：0

[VHDL编程] keyscan

说明：用verilog语言写的简单的键盘扫描代码，适合初学者，用alter的软件编写的程序代码。-Using verilog language to write simple keyboard scan code, suitable for beginners, with alter software program written code.
<郑先生> 在 2025-06-09 上传 | 大小：239kb | 下载：0

[VHDL编程] procedure-control1

说明：xilinx软件编写的程控放大器程序代码，verilog语言。其中用到DA970。适合初学者。-xilinx software program code written in programmable amplifier, verilog language. Which uses DA970. Suitable for beginners.
<郑先生> 在 2025-06-09 上传 | 大小：570kb | 下载：0

[VHDL编程] ad9912

说明：AD9912控制程序，产生正弦波。没有加注释，心情不好，有兴趣可以仿真后对照datasheet看时序图。已经验证可以使用。-AD9912 control program generates a sine wave. No additional comments, bad mood, are interested can look after simulation control datasheet timing diagram. Have verified that you can use.
<暗海风> 在 2025-06-09 上传 | 大小：558kb | 下载：0

[VHDL编程] disptest

说明：模拟示波器的现实程序，有x，y和光标。采用AD5440输出，现实效果很好。（示波器x-y方式）-Analog oscilloscope reality program, there are x, y and cursor. Using AD5440 output, real good results. (Xy oscilloscope mode)
<暗海风> 在 2025-06-09 上传 | 大小：414kb | 下载：0

[VHDL编程] digitalclock

说明：digital alarm clock on lcd- written in verilog to program fpga or cpld
<mary> 在 2025-06-09 上传 | 大小：227kb | 下载：0

[VHDL编程] verilog-tutorial

说明：verilog laguage tutorial slides
<mary> 在 2025-06-09 上传 | 大小：229kb | 下载：0

[VHDL编程] dac

说明：MFSK调制与解调，max-plus2工程,常见的通信专业课程设计-MFSK modulation and demodulation, max-plus2 engineering, common communications professional curriculum design
<但悠然> 在 2025-06-09 上传 | 大小：496kb | 下载：0

[VHDL编程] FPGA_Verilog

说明：这是《数字信号处理FPGA实现第三版》verilog代码，希望对你们的工程或者学习有帮助。上传只为了学习交流。-This is the " digital signal processing FPGA realization of the third edition of" verilog code, I hope your project or study help. Upload only for learning exchanges.
<郑通> 在 2025-06-09 上传 | 大小：18.29mb | 下载：0

[VHDL编程] meexternalletterforcsvtu

说明：! E:\jogeshwer.zip: Cannot open E:\jogeshwer\RR4_mult_paper.docx The process cannot access the file because it is being used by another process. -! E:\jogeshwer.zip: Cannot open E:\jogeshwer\RR4_mult_paper.docx The process cannot access
<anil> 在 2025-06-09 上传 | 大小：178kb | 下载：0