[VHDL编程] cpld_uart_TXRX

说明：max2 cpld 开发的vhdl 完整串口通信程序，TXRX可同时收两个命令 带超时 600门-max2 cpld vhdl developed complete serial communication program, TXRX can simultaneously receive two commands with timeout 600
<myeking> 在 2025-12-22 上传 | 大小：1.2mb | 下载：0

[VHDL编程] uart

说明：基于FPGA的UART程序设计，VERILOG HDL语言编写，可实现串口通信，波特率为115200。已通过串口调试助手验证。-FPGA-based UART program design, VERILOG HDL language, enabling serial communication baud rate to 115200. Has been verified through the serial debugging assistant.
<maike cao> 在 2025-12-22 上传 | 大小：694kb | 下载：0

[VHDL编程] LCD1602_cpld_max_vhdl

说明：LCD1602 完整的MAX2 CPLD VHDL 代码，可以直接使用的-LCD1602 MAX2 CPLD VHDL
<myeking> 在 2025-12-22 上传 | 大小：371kb | 下载：0

[VHDL编程] 1-fpga-led

说明：利用veriog语言编程，实现fpga板控制led灯点亮-Use veriog language programming, fpga board control led lights
<lumin> 在 2025-12-22 上传 | 大小：136kb | 下载：0

[VHDL编程] fpga-uart

说明：利用fpga实现串口通信实验，文件包含其实现语言-Use fpga serial communication experiment, the file contains its implementation language
<lumin> 在 2025-12-22 上传 | 大小：261kb | 下载：0

[VHDL编程] fpga-uart-led

说明：利用fpga实现串口通信，并通过通信实现led的点亮-Fpga implementation using the serial communication, and through communication to achieve the led lights
<lumin> 在 2025-12-22 上传 | 大小：327kb | 下载：0

[VHDL编程] fpga_test_DA_AD

说明：用于全国大学生电子设计大赛，一个基于FPGA平台的DA_AD程序。-For National Undergraduate Electronic Design Contest, an FPGA-based platform DA_AD program.
<谢天> 在 2025-12-22 上传 | 大小：162kb | 下载：0

[VHDL编程] AD_LCD

说明：用于全国大学生电子设计大赛，一个基于c8051f120的ad测频率并显示在lcd上的程序-For National Undergraduate Electronic Design Contest, a measure based on the frequency of the ad c8051f120 and displayed on the lcd procedure
<谢天> 在 2025-12-22 上传 | 大小：61kb | 下载：0

[VHDL编程] decode

说明：使用FSM控制，完成32位数据的decode，对DATA_PATH进行监测，Load Return addr from Stack into PC-Using FSM control, complete 32-bit data decode, for DATA_PATH monitoring, Load Return addr from Stack into PC
<申离壁> 在 2025-12-22 上传 | 大小：5kb | 下载：0

[VHDL编程] stoto

说明：通过选通可以分别实现四个5位数据的简单逻辑运算和数学运算-Gating can be achieved through four five data were simple logic operations and math
<申离壁> 在 2025-12-22 上传 | 大小：6kb | 下载：0

[VHDL编程] bhsvhdl

说明：I uploaded vhdl progrgrams on AND gate, JK flip flop,OR gate, Xor gate
<Bhaswati Mandal> 在 2025-12-22 上传 | 大小：2kb | 下载：0

[VHDL编程] ram_test

说明：基于Verilog的存储器模块及其测试模块-a ram module based on Verilog HDL
<刘瀚珅> 在 2025-12-22 上传 | 大小：3kb | 下载：0