资源列表

« 1 2 ... .43 .44 .45 .46 .47 3548.49 .50 .51 .52 .53 ... 4310 »

[VHDL编程buzzer

说明:一个简单的音乐发生器,说明如何通过FPGA产生声音-A simple music generator, how to have a voice through the FPGA
<chengliu> 在 2025-06-16 上传 | 大小:1.55mb | 下载:0

[VHDL编程SLAVE_FIFO_16BITS

说明:68013和FPGA通信 含有68013 slave firmware 含有FPGA VHDL程序-communication between 68013 and FPGA including 68013 slave firmware including FPGA VHDL code
<xinsheng> 在 2025-06-16 上传 | 大小:1.55mb | 下载:0

[VHDL编程DE2_NIOS_HOST_MOUSE_VGA

说明:de2 usb画笔 VGA显示-de2 usb pen VGA display ..............................
<吴鹏> 在 2025-06-16 上传 | 大小:1.54mb | 下载:0

[VHDL编程singt

说明:在EP2C35上用VHDL语言编程实现的正弦波形发生器-VHDL language used in the EP2C35 programming on the sine wave generator
<sxy> 在 2025-06-16 上传 | 大小:1.55mb | 下载:0

[VHDL编程VHDLrumenjilicheng

说明:VHDL入门及应用举例 老师强烈推荐的PPT 不可多得 -Introduction to VHDL example, a teacher recommendation and application of the PPT
<义国> 在 2025-06-16 上传 | 大小:1.55mb | 下载:0

[VHDL编程DE2_70_NIOS_10_flash

说明:首先将此Verilog程序下载到DE2-70开发板上后,然后用NiosII软件将任何文件的二进制数据写入到ssram或者sdram等存储器重去,并可以指定起始地址。-First program this Verilog downloaded to the DE2-70 development board, and then the use NiosII software binary data of any file written to memory such as ssram or sdra
<boyzone> 在 2025-06-16 上传 | 大小:1.55mb | 下载:0

[VHDL编程DE2_TOP_restored

说明:为altera开发板的DE2的很多代码,适合新手-Altera DE2 development board, a lot of code, suitable for novice
<汤欲涛> 在 2025-06-16 上传 | 大小:1.55mb | 下载:0

[VHDL编程clock

说明:digital clock, altera
<micky> 在 2025-06-16 上传 | 大小:1.55mb | 下载:0

[VHDL编程USB_SLAVE_FPGA_Bit16

说明:用于FPGA和USB通信芯片之间的高速并行数据通信,包括FPGA程序代码和USB固件程序,-For high-speed parallel data communication between FPGA and USB communications chips, including FPGA and USB firmware code,
<庄晓奇> 在 2025-06-16 上传 | 大小:1.55mb | 下载:0

[VHDL编程SLAVE-FIFO-16BITS

说明:EZUSB FX2 的 SLAVE FIFO例程,包含8051的Firmware以及FPGA的FIFO控制代码-EZUSB FX2 the SLAVE FIFO example, including 8051 MCU Firmware and FPGA FIFO control code
<Eddie> 在 2025-06-16 上传 | 大小:1.55mb | 下载:0

[VHDL编程PWM

说明:FPGA根据输入的电压参考值产生六路PWM波-FPGA according to the voltage reference input values to generate six PWM wave
<张宇> 在 2025-06-16 上传 | 大小:1.55mb | 下载:0

[VHDL编程FPGA分频

说明:xilinx spant6 PLL分频,生成4个不同频率的时钟,实现LED闪烁。(xilinx spant6 PLL frequency division)
<早起的虫子 > 在 2025-06-16 上传 | 大小:1.55mb | 下载:0
« 1 2 ... .43 .44 .45 .46 .47 3548.49 .50 .51 .52 .53 ... 4310 »

源码中国 www.ymcn.org