资源列表

« 1 2 ... .46 .47 .48 .49 .50 3551.52 .53 .54 .55 .56 ... 4310 »

[VHDL编程DE2_SD_Card_Audio

说明:基于Altera公司DE2的SD卡音乐播放所有源文件-Based on Altera' s DE2' s SD card music player, all the source files
<兔子> 在 2025-07-22 上传 | 大小:1.56mb | 下载:0

[VHDL编程DE2_70_D5M_LTM_NIOS_capture

说明:本文提供一個CMOS Controller,讓Nios II可以藉由CMOS Controller控制CMOS,並能讀出CMOS放在SDRAM中的影像。运行在DE2-70平台上-This article provides a CMOS Controller, so that Nios II can take advantage of CMOS Controller control CMOS, and allowed to deliver on the SDRAM in the CMOS imag
<彭天> 在 2025-07-22 上传 | 大小:1.56mb | 下载:0

[VHDL编程AI-FSM

说明:游戏AI 有限状态机的示例代码 FSM-FSM FSM FSM FSM FSM FSM FSM FSM
<帝林> 在 2025-07-22 上传 | 大小:1.56mb | 下载:0

[VHDL编程PROGRAMMING

说明:怎么编程设计好CPLD,外文资料,对学CPLD/FPGA的人应该有帮助的-Programming how good CPLD, foreign language materials, learning CPLD/FPGA of the people should be helpful
<漫漫> 在 2025-07-22 上传 | 大小:1.56mb | 下载:0

[VHDL编程xapp394

说明:this good sample for cplds.-this is good sample for cplds.
<mora> 在 2025-07-22 上传 | 大小:1.56mb | 下载:0

[VHDL编程sopc

说明:sopc 详解 史上最全的FPGA代码,及完整的niosII项目创建过程-sopc Detailed history of the most complete FPGA code, and complete the project creation process niosII
<xin> 在 2025-07-22 上传 | 大小:1.56mb | 下载:0

[VHDL编程DA

说明:用altera 公司的cyclone2 作为内核控制da902作为数模转化器-Cyclone2 with altera' s control as a core as a digital-analog converter da902
<于涛> 在 2025-07-22 上传 | 大小:1.56mb | 下载:0

[VHDL编程verilog-basic

说明: 学习资料,适合初学者,对verilog有一个初步的了解-Learning material, suitable for beginners, verilog to have a preliminary understanding
<马氏体> 在 2025-07-22 上传 | 大小:1.56mb | 下载:0

[VHDL编程CPU

说明:简单CPU的实现,包括加减乘除运算和逻辑运算、移位运算等,可运行。-Simple CPU implementation, including addition, subtraction and logical operations, shift operation can be run.
<hyx> 在 2025-07-22 上传 | 大小:1.56mb | 下载:0

[VHDL编程Proyecto

说明:Vending Machine VHDL code
<javii> 在 2025-07-22 上传 | 大小:1.56mb | 下载:0

[VHDL编程oc8051_____

说明:基于vhdl的51单片机内核,里面的内容和代码都非常详细,值得看看。-Vhdl 51 MCU kernel inside the contents and code are very detailed, and worth a look.
<杨伏平> 在 2025-07-22 上传 | 大小:1.55mb | 下载:0

[VHDL编程shuziclk

说明:数据时钟vhdl的设计小时分钟秒 具有复位 闹钟 和整点报时等功能。-Vhdl design data clock hours minutes seconds reset the alarm and hourly chime function.
<monkey> 在 2025-07-22 上传 | 大小:1.56mb | 下载:0
« 1 2 ... .46 .47 .48 .49 .50 3551.52 .53 .54 .55 .56 ... 4310 »

源码中国 www.ymcn.org