[VHDL编程] 61EDA_C2293

说明：《设计与验证Verilog程序》书中的全部代码，很全-" Verilog Design and Verification procedures" all the code book, it is full
<员丽琼> 在 2025-06-18 上传 | 大小：1.99mb | 下载：0

[VHDL编程] Nexys_sch

说明：annother FPGA ucLinux Board reference design, using Xilinx s Spartan3 FPGA (XC3S400)
<kamejoko80> 在 2025-06-18 上传 | 大小：1.99mb | 下载：0

[VHDL编程] FFT

说明：使用内嵌M3核的FPGA实现FFT的开发-embed the M3 s FPGA for FFT
<guo> 在 2025-06-18 上传 | 大小：1.99mb | 下载：0

[VHDL编程] vhdlClock

说明：VHDL编写的电子时钟程序，经仿真正确，包含源码-Electronic clock program written in VHDL, the simulation is correct, including source code
<liaojiawen> 在 2025-06-18 上传 | 大小：1.99mb | 下载：0

[VHDL编程] NIOS_uCGUI

说明：NIOS_uCGU VHDL/FPGA/Verilog sopc- NIOS_uCGU VHDL/FPGA/Verilog sopc
<zyc> 在 2025-06-18 上传 | 大小：1.99mb | 下载：0

[VHDL编程] SVA-script

说明：一个自己总结的systemverilog assertion读书笔记，基本上systemverilog assertion的语法比较全。简单易懂。适合SVA入门。-systemverilog assertion scr ipt
<张松> 在 2025-06-18 上传 | 大小：1.99mb | 下载：1

[VHDL编程] Two_Port_RAM

说明：
<林鸿海> 在 2025-06-18 上传 | 大小：1.99mb | 下载：0

[VHDL编程] easy-CPLD

说明：学习CPLD/FPGA很好的电子书．讲得很好．-Learning CPLD/FPGA good books. Put it very well.
<kevin> 在 2025-06-18 上传 | 大小：1.99mb | 下载：0

[VHDL编程] DDS_signal_genarator

说明：这是一个利用verilog语言编写的信号发生器的例子，值得参考-this is a code about signal generator by VIERILOG LANGUAGE!
<zhangxiaoqiang> 在 2025-06-18 上传 | 大小：1.99mb | 下载：0

[VHDL编程] Zynq-7000-for-Hardware-Engineers

说明：Zynq-7000硬件工程师step by step教程-Zynq-7000 Extensible Processing Platform Design Workshop for Hardware Engineers
<yin> 在 2025-06-18 上传 | 大小：1.99mb | 下载：0

[VHDL编程] zhong5

说明：Basys2开发板上烧写后，可在LCD1602显示屏上动态显示年月日时分秒和温度值，并且可以手动设置闹钟和温度上下限，越限报警。(Basys2 development board programmer, can dynamically display the date when the minutes and seconds and temperature on the LCD1602 screen, and you can manually set the alarm clock and th
<陈诚 > 在 2025-06-18 上传 | 大小：1.99mb | 下载：0

[VHDL编程] rx_module

说明：接收机的顶层模块构建,对需要参考的朋友有一定的帮助(The construction of the top module of the receiver is helpful to friends who need reference.)
<月@夜> 在 2025-06-18 上传 | 大小：1.99mb | 下载：0