[VHDL编程] cpuTerminate

说明：用VHDL 编写的一个16位的cpu 设计方案，可以执行8条指令。-use VHDL to prepare a 16 cpu design of the program, the implementation of eight instructions.
<宋文强> 在 2025-12-20 上传 | 大小：2.01mb | 下载：1

[VHDL编程] Nios_II_timer

说明： 本源码为Nios II的开发示例,主要演示Nios II的定时中断器的应用。开发环境QuartusII。 本示例十分经典，对基于SOPC开发的FPGA初学者有很大帮助。-The source code for the Nios II development of an example, the main demonstration Nios II interrupt timing device applications. Development environment QuartusI
<huangshengqun> 在 2025-12-20 上传 | 大小：2.01mb | 下载：0

[VHDL编程] yt7132_clock

说明：用VHDL语言编写的12/24小时时钟，利用EDA系统软件QuartusII环境下基于FPGA/CPLD的数字系统设计方法-VHDL language with the 12/24 hour clock, the use of EDA software QuartusII environment based on FPGA/CPLD design of digital system
<Cherry> 在 2025-12-20 上传 | 大小：2.01mb | 下载：0

[VHDL编程] CPLD_example

说明：安徽零零电子的LPLD例程-Routine electronic LPLD Anhui Page
<夏卫忠> 在 2025-12-20 上传 | 大小：2.01mb | 下载：0

[VHDL编程] verilog

说明：波形发生器，产生4种波形，能够自己手动转换，并能调节输出频率-Waveform generator to produce four kinds of waveforms that can convert your manual, and can adjust the output frequency
<房龙> 在 2025-12-20 上传 | 大小：2.01mb | 下载：0

[VHDL编程] EET3350Lec14_shiftRegs

说明：EET 3350 Digital Systems Design.A register is a digital circuit with two basic functions: Data Storage and Data Movement A shift register provides the data movement function A shift register “shifts” its output once every clock cycle -EET 3350 Di
<司马大方> 在 2025-12-20 上传 | 大小：2.01mb | 下载：0

[VHDL编程] SlaveFIFO

说明：usb大全，第十八章实现slave FIFO数据传输的上位机程序源代码-usb Daquan, Chapter XVIII achieve slave FIFO data transfer PC source code
<王学维> 在 2025-12-20 上传 | 大小：2.01mb | 下载：0

[VHDL编程] XST-User-Guide

说明：在Xilinx FPGA环境下，所有涉及的高级Verilog语言的语法都有讲到，还附有例子程序-In the Xilinx FPGA environment, all involved have a high-level Verilog language syntax mentioned, but also with an example program
<吴言> 在 2025-12-20 上传 | 大小：2.01mb | 下载：0

[VHDL编程] music

说明：在FPGA平台上Verilog实现简易电子琴功能，可直接用Quartus下载到板上运行。-A simple electronic organ function
<刘昊> 在 2025-12-20 上传 | 大小：2.01mb | 下载：1

[VHDL编程] dds

说明：已实际测试 FPGA 实现 DDS程序-FPGA DDS
<熊小卡> 在 2025-12-20 上传 | 大小：2.01mb | 下载：0

[VHDL编程] ML605_LED

说明：ML605_LED 用Verilog HDL编写的LED闪烁的程序，很简单-ML605 LCD Verilog HDL prepared with flashing LED program, very simple
<wangjiali> 在 2025-12-20 上传 | 大小：2.01mb | 下载：0

[VHDL编程] Dm9000aep_Protocol

说明：基于DM9000AEP的网络协议，Dm9000aep_Protocol.v(DM9000AEP based network protocol,Dm9000aep_Protocol.v)
<占伤感 > 在 2025-12-20 上传 | 大小：2.01mb | 下载：0