[VHDL编程] Ballastic_Calculator

说明：Ballastic Calculator Interface designe for Army TANK (Xilinx Verilog, Schematics)
<Tomahawk> 在 2025-06-23 上传 | 大小：2.57mb | 下载：0

[VHDL编程] 61EDA_C731

说明：vhdl的100个例子，可以看着来学习VHDL，感觉还可以。-vhdl example of the 100, you can watch to learn VHDL, can also be felt.
<胡健楠> 在 2025-06-23 上传 | 大小：2.57mb | 下载：1

[VHDL编程] 2

说明：基于FPGA分布式算法的FIR滤波器的设计 基于FPGA分布式算法的FIR滤波器的设计-FPGA-based distributed algorithm of the FIR filter design distributed algorithm based on FPGA Design of FIR Filters
<南才北往> 在 2025-06-23 上传 | 大小：2.58mb | 下载：0

[VHDL编程] IIR

说明：实验说明： 本次实验实现一个IIR滤波器，并在ISE里面仿真。 project目录里面是工程-Experiment descr iption: this experiment to achieve an IIR filter, and the ISE inside the simulation. \ rtl directory which is the source file \ project directory which is the project
<军军> 在 2025-06-23 上传 | 大小：2.58mb | 下载：0

[VHDL编程] CamWizard_install

说明：cam project on fpga, web cam controller
<ram> 在 2025-06-23 上传 | 大小：2.58mb | 下载：0

[VHDL编程] cg2j_example

说明：实现小波变换mallat算法2层重构，经测试完全正确。-Mallat implementation of wavelet transform reconstruction algorithm 2 layer has been tested is correct.
<羽凡> 在 2025-06-23 上传 | 大小：2.58mb | 下载：1

[VHDL编程] SD_SPI

说明：sd卡spi接口的verilog程序，quartus2,全部调好能已经应用于SD卡模块。-sd card spi interface verilog program, quartus2, all tuned to have been used in SD card module.
<洪传荣> 在 2025-06-23 上传 | 大小：2.58mb | 下载：0

[VHDL编程] AdamHartMEngReport

说明：verilog code for oscilloscope
<ahmad javed> 在 2025-06-23 上传 | 大小：2.58mb | 下载：0

[VHDL编程] MIPSCPU

说明：用verilog描述语言实现的MIPS32位单周期CPU。-Verilog descr iption language with the MIPS32-bit CPU.
<> 在 2025-06-23 上传 | 大小：2.58mb | 下载：0

[VHDL编程] DE2_115_SD_Card_Audio_Player

说明：DE2-115开发板上可用的SD卡音频播放程序，代码亲测调试通过，开发环境使用QT2-The DE2-115 development board available SD card audio player, code pro-test through debugging, development environment QT2
<杨平平> 在 2025-06-23 上传 | 大小：2.57mb | 下载：0

[VHDL编程] Z-turn-examples-master

说明：# Z-turn-examples The repository with my simple Z-turn examples, to be used as templates for more serious projects. Please note, that the Buildroot configuration in my designs sets the root password to "test". Setting the password is n
<forestmeng > 在 2025-06-23 上传 | 大小：2.57mb | 下载：0

[VHDL编程] VGA_to_DVI

说明：采用Verilog语言将VGA视频信号转化成DVI视频信号，实现视频信号的转化(Using Verilog language to transform VGA video signal into DVI video signal and realize the transformation of video signal)
<天威浩荡> 在 2025-06-23 上传 | 大小：2.57mb | 下载：0