[VHDL编程] latch

说明：门拴电路,4位选择器，alu,用verilog写的。-doors Shuan circuit, four selectors, ALU, with Verilog writes.
<杨艳 > 在 2024-05-03 上传 | 大小：1024 | 下载：0

[VHDL编程] 存储器模型及测试台

说明：
<杨艳 > 在 2024-05-03 上传 | 大小：1024 | 下载：0

[VHDL编程] 16-bit数的偶数奇偶校验

说明：16-bit数的偶数奇偶校验及阶乘运算，用verilog写-16-bit number of even parity and factorial computation, written using Verilog
<杨艳 > 在 2024-05-03 上传 | 大小：1024 | 下载：0

[VHDL编程] fifo_vhd

说明：vhdl编写的fifo程序-VHDL procedures prepared by the fifo
<李冬梅> 在 2024-05-03 上传 | 大小：1024 | 下载：0

[VHDL编程] mymima

说明：密码锁的VHDL程序-locks VHDL procedures
<张楠> 在 2024-05-03 上传 | 大小：1024 | 下载：0

[VHDL编程] gaxgq16

说明：16位并行相关器的VHDL程序-16 parallel with the VHDL-related procedures
<张庆辉> 在 2024-05-03 上传 | 大小：1024 | 下载：0

[VHDL编程] fpdiv_vhdl

说明：四位除法器的VHDL源程序-four division of VHDL source
<张庆辉> 在 2024-05-03 上传 | 大小：1024 | 下载：0

[VHDL编程] multi_vhdl

说明：四位乘法器的VHDL源程序-four Multiplier VHDL source
<张庆辉> 在 2024-05-03 上传 | 大小：1024 | 下载：0

[VHDL编程] 占空比1：1的通用分频模块

说明：占空比1：1的通用分频模块-1:1 generic-frequency module
<陈平> 在 2024-05-03 上传 | 大小：1024 | 下载：0

[VHDL编程] superSPI

说明：用AHDL语言编写,MAXPULS开发.通信不受外部时钟速率和数据字节数目限制.-with AHDL prepared MAXPULS development. Communications from external clock rate and restriction on the number of data bytes.
<陈瑞> 在 2024-05-03 上传 | 大小：1024 | 下载：0

[VHDL编程] flowadd

说明：verilog编写的32位浮点加法器-32-bit Floating Point Addition Written in Verilog
<张桓铭> 在 2024-05-03 上传 | 大小：1024 | 下载：0

[VHDL编程] custom_mul

说明：vhdl编写的硬件乘法器-prepared by the VHDL hardware multiplier
<刘陆陆> 在 2024-05-03 上传 | 大小：1024 | 下载：0