[VHDL编程] mc_8051

说明：该源代码是实现了8051 mcu core的VHDL代码，中断、计时等各功能全面，且包括了各部分的详细测试文件-The source code is to achieve a 8051 mcu core of the VHDL code, interrupt, timer and other full-featured, and includes details of the various parts of the test document
<swelgan> 在 2025-06-14 上传 | 大小：642kb | 下载：0

[VHDL编程] ofdm_modulation_v72

说明：This file contains a source code of OFDm system written in VHDL
<Ali> 在 2025-06-14 上传 | 大小：642kb | 下载：0

[VHDL编程] ofdm_quartus_v72

说明：
<fancyou> 在 2025-06-14 上传 | 大小：642kb | 下载：0

[VHDL编程] traffic_light

说明：this project is traffic lights on fpga. ı used xilinx ise and simulated modelsim. [used spartan 3e development kit]. -this project is traffic lights on fpga. ı used xilinx ise and simulated modelsim. [used spartan 3e development kit].
<ali> 在 2025-06-14 上传 | 大小：642kb | 下载：0

[VHDL编程] dds_last

说明：用VHDL编写的DDS，实用简洁，利于学习交流-Prepared using VHDL DDS, practical simplicity, conducive to learning exchange
<zhuhaotian > 在 2025-06-14 上传 | 大小：642kb | 下载：0

[VHDL编程] lcd1602andveilog

说明：非常好的程序，大家可以下载来学习-Very good program, you can download to learn ~~~~~~~~~~~~~
<谢虎> 在 2025-06-14 上传 | 大小：642kb | 下载：0

[VHDL编程] Digital-filter-design

说明：数字成形滤波器设计及FPGA实现 本文对数字基带信号脉冲成型滤波的应用、原理及实现进行了研究。-Digital filter design and FPGA realization of forming this paper, the digital baseband signal pulse shaping filter applications, principle and implementation were studied.
<rei> 在 2025-06-14 上传 | 大小：642kb | 下载：0

[VHDL编程] chengxushejiyuyingjianshixian

说明：此文件包含了一系列关于Verilog VHDL环境下的程序设计与硬件实现。-This file contains a series of procedures under Verilog VHDL design and hardware implementation.
<Joanna999> 在 2025-06-14 上传 | 大小：642kb | 下载：0

[VHDL编程] aa

说明：簡易的七段猜數字，先設定所猜數字後，按下a鍵輸入，開始猜數字，每輸入兩數字後，按下a鍵確認，更新上下限。-Simple seven-segment number guessing, first set the number guessing, and then press a key to enter the start number guessing, each of the two digital input, press a button to confirm, update the up
<楊承翰> 在 2025-06-14 上传 | 大小：642kb | 下载：0

[VHDL编程] vhdl-beginner

说明：很好的VHDL初学者资料，很好的VHDL初学者资料-Good information for beginners VHDL, VHDL good information for beginners
<张斌> 在 2025-06-14 上传 | 大小：642kb | 下载：0

[VHDL编程] altera_modelsim6.1g

说明：altera_modelsim 6.1仿真时常见问题的总结-altera_modelsim 6.1 Simulation summary of the Frequently Asked Questions
<王敬> 在 2025-06-14 上传 | 大小：642kb | 下载：0

[VHDL编程] cpld_ads7844_50M(9-24)

说明：用ads7844采集数据，用cpld做时序控制，通过串口观察和记录采集结果，用verilog编写，通过开发板验证-Collected data using ads7844 timing control with cpld verilog prepared by the serial observe and record collection results through the development board verification
<王军> 在 2025-06-14 上传 | 大小：642kb | 下载：0