[VHDL编程] Modelsim_chinese

说明：介绍Modelsim的一个很好的中文教程，初学者可以通过它简单的了解其基本操作等相关知识-Modelsim introduced a very good English course, beginners can learn through its simple operation of the basic knowledge
<nick> 在 2025-06-09 上传 | 大小：498kb | 下载：0

[VHDL编程] miaobiao

说明：秒表 数码管显示 采用verilog语言编写 Quartus II 9.0sp2 编译成功后生成的所有文件已包含-Digital display with stopwatch verilog language Quartus II 9.0sp2 successfully compiled all the files have been generated that contains
<王冠> 在 2025-06-09 上传 | 大小：498kb | 下载：0

[VHDL编程] div_any_nodd

说明：使用verilog硬件语言实现任意奇数分频，使用ise11.1和modelsim仿真测试-Verilog language using any odd hardware divide, and the modelsim simulation testing using ise11.1
<linzi> 在 2025-06-09 上传 | 大小：498kb | 下载：0

[VHDL编程] UART_FIFO

说明：Verilog 语言描述，基于FIFO设计的UART。Quartus 10中编译通过-Verilog language descr iption, based on the design of the UART FIFO
<老虎> 在 2025-06-09 上传 | 大小：498kb | 下载：0

[VHDL编程] vga_fangkuaiyidong

说明：能实现利用按键控制一个红色方块在屏幕上显示，程序思路清晰明了，易学习。-To achieve the use of a red button control box on the screen, the program thinking clarity, easy to learn.
<徐凯> 在 2025-06-09 上传 | 大小：498kb | 下载：0

[VHDL编程] elimination_competitionaadventure

说明：数字逻辑设计中，竞争冒险的消除方法及对应代码~为Quartus环境下开发~-The elimination of competition and adventure
<陈轶博> 在 2025-06-09 上传 | 大小：498kb | 下载：0

[VHDL编程] clock

说明：在Quartus II环境下开发了一个多功能数字时钟，是一个完整的工程，包含仿真和编程下载文件。-In Quartus II environment developed a multi-function digital clock, is a complete project, including the simulation and programming download files.
<> 在 2025-06-09 上传 | 大小：498kb | 下载：0

[VHDL编程] IIC-VHDL

说明：iic 总线在设计时要看你所使用的器件的传输或接收时序 只要会一个，其他的都一样 以下是我在一本书上看到的，感觉很不错，你看看就会用了 -as long as the will a the iic bus depends on the devices you use in the design of the transmission or reception of timing, other-like following, I saw in a book, I feel very g
<jbb> 在 2025-06-09 上传 | 大小：499kb | 下载：0

[VHDL编程] line_four

说明：利用verilog HDL逐点比较法实现直线和圆弧插补-Use verilog HDL by-point comparison method to achieve linear and circular interpolation
<sinha> 在 2025-06-09 上传 | 大小：499kb | 下载：0

[VHDL编程] multi-alarm

说明：使用EP1C3芯片实现远程LED互通控制，本地报警按钮控制异地LED，按钮具有发起告警与取消告警双重功能，连接芯片采用光耦隔离，可适用于任何EM传输设备-Use EP1C3 chip LED interoperability remote control, local control remote alarm button LED, button and cancel the alarm has launched a dual alarm feature, connect chip opto i
<LiShuo> 在 2025-06-09 上传 | 大小：499kb | 下载：0

[VHDL编程] kaoshi

说明：FPGA -计数器，29减法计数器。使用verilog hdl编写格式，cyclone I 系列EP1C3TC144芯片。-FPGA programming using 29 down counter, using verilog hdl written format, cyclone I series EP1C3TC144 chips.
<覃振飞> 在 2025-06-09 上传 | 大小：499kb | 下载：0

[VHDL编程] có t?ng chi?u dài to?n b? cay v?i

说明：invalid descr iption, it should be english
<Danh > 在 2025-06-09 上传 | 大小：499kb | 下载：0