[VHDL编程] modelsim_chinesebook

说明：
<abcoabco> 在 2025-06-09 上传 | 大小：494kb | 下载：0

[VHDL编程] VHDL

说明：1、正常的计时功能：即具有二十四小时计时功能 2、正常的显示功能 3、正常的调时功能 4、闹钟定时功能 5、整点报时功能 -1, the normal timing functions: that is, with 24 hours timer function 2, the normal display 3, the normal transfer function 4 hours, alarm clock timer 5, the whole point timekeep
<杨雄> 在 2025-06-09 上传 | 大小：494kb | 下载：0

[VHDL编程] modelsim

说明：介绍了硬件语言的仿真软件modelsimse的操作是使用方法，可以为入门的参考资料-Introduction of the hardware language modelsimse operation simulation software is to use the method of reference for the entry
<李华> 在 2025-06-09 上传 | 大小：494kb | 下载：0

[VHDL编程] modelsimshiyong

说明：modelsim的详细开发和使用过程 适合初级modelsim学员-ModelSim detailed process of development and use of ModelSim for primary students
<王欣欣> 在 2025-06-09 上传 | 大小：494kb | 下载：0

[VHDL编程] uart

说明：verilog VHDL实现的DE2 uart-Verilog VHDL the uart of the DE2
<jakeli> 在 2025-06-09 上传 | 大小：495kb | 下载：0

[VHDL编程] 55593402DDS_vhdl

说明：DDS分频实现，全部代码的完整过程，包括截图等-DDS divider to achieve the complete process of all the code
<李天佑> 在 2025-06-09 上传 | 大小：495kb | 下载：0

[VHDL编程] 27_red_light_display

说明：基于altera的fpga的红外遥控解码，数码管显示数据的模块。-Altera fpga-based company s infrared remote control decoding, digital display module data.
<赵振超> 在 2025-06-09 上传 | 大小：495kb | 下载：0

[VHDL编程] xx_float_add

说明：32bit浮点数加法。只实现了两个正数的相加，通过modelsim仿真。开发环境为 Xilinx ISE。-32bit floating point adder. Only realized the sum of two positive numbers through modelsim simulation. Development environment for Xilinx ISE.
<王羽> 在 2025-06-09 上传 | 大小：495kb | 下载：0

[VHDL编程] 65.division-algorithm

说明：verilog program for division algotrithm
<sreekanth> 在 2025-06-09 上传 | 大小：495kb | 下载：0

[VHDL编程] ieep1.3

说明：10-b 50-MHz digital-to-analog (D/A) converter is presented which is based on a dual-ladder resistor string. This approach allows the linearity requirements to be met without the need for selection or trimming. The D/A decoding scheme reduces th
<john> 在 2025-06-09 上传 | 大小：495kb | 下载：0

[VHDL编程] DDS

说明：verilog编写，使用fpga中dds手法，可以输出任意波形的发生信号。-verilog write, use the dds fpga way, you can output an arbitrary waveform signal occurs.
<李俊> 在 2025-06-09 上传 | 大小：495kb | 下载：0

[VHDL编程] VGA_rom_27704167

说明：vhdl (ps2接口） 实现rom 读取 -vhdl (ps2） for rom
<lbj> 在 2025-06-09 上传 | 大小：495kb | 下载：0