[VHDL编程] virtex-5电路原理图

说明：virtex-5电路原理图
<zmzmzmzm> 在 2011-07-14 上传 | 大小：496.76kb | 下载：0

[VHDL编程] 16点快速傅立叶变换 16位数据输入输出

说明：16点快速傅立叶变换 16位数据输入输出-16:00 Fast Fourier Transform 16 input and output data
<任金平> 在 2025-06-09 上传 | 大小：497kb | 下载：0

[VHDL编程] mimasuo2S50

说明：8位密码锁的实现，初始状态默认为密码正确，密码输入正确方可设密码，以后必须按对密码才可重设-8 password lock the realization of initial state defaults to the correct password, the password can input the correct password. After the password must be re-established before
<jerry> 在 2025-06-09 上传 | 大小：497kb | 下载：0

[VHDL编程] all

说明：利用VHDL程式達到上數9999 並且有遮沒+防彈跳功能，是個很好又實際的程式。-Reached on the use of VHDL program and the number of 9999 did not cover+ anti-bounce function is a very good and practical programs.
<黃嘉偉> 在 2025-06-09 上传 | 大小：497kb | 下载：0

[VHDL编程] AD6635

说明：The AD6635 is a multimode, 8-channel, digital Receive Signal Processor (RSP) capable of processing up to four WCDMA channels
<vadik> 在 2025-06-09 上传 | 大小：497kb | 下载：0

[VHDL编程] pci_mini_latest.tar

说明：pci的代码，有利于关于PCI核的使用，帮助更多的人去学习-pci
<yly> 在 2025-06-09 上传 | 大小：497kb | 下载：0

[VHDL编程] PS2controller

说明：基于Verilog语言的PS2控制和显示程序，完成Basys开发板上对PS2端口的控制，和数码管显示-Verilog-based Voice of the PS2 control and display program, complete Basys PS2 port on the development board control, and digital display
<zhengjun> 在 2025-06-09 上传 | 大小：497kb | 下载：0

[VHDL编程] acc8

说明：VHDL语言设计八位加法器，可用于CPU中的加法模块，-VHDL language eight adder, adder module can be used for the CPU,
<wz> 在 2025-06-09 上传 | 大小：498kb | 下载：0

[VHDL编程] barrel_shifter

说明：自己写的环形移位寄存器的verilog程序，功能是由输入控制左移的位数，实现循环左移。-Write your own ring shift register verilog procedures, functions are controlled by the input number of digits left to achieve the left circle.
<li> 在 2025-06-09 上传 | 大小：497kb | 下载：0

[VHDL编程] 01

说明：利用语言实现时钟数码管显示，适于初学者学习-The use of language to achieve clock digital display, suitable for beginners to learn
<jiaopenghui> 在 2025-06-09 上传 | 大小：497kb | 下载：0

[VHDL编程] music

说明：音乐播放，可播放音乐，义勇军进行曲，程序简单明了，适合初学verilog的新手使用，欢迎大家下载并给予意见和建议！-play music
<路林生> 在 2025-06-09 上传 | 大小：497kb | 下载：0

[VHDL编程] Adder-Designs-using-Reversible-Logic-Gates

说明：REVERSIBLE LOGIC BASED ADDERS DOCUMENTATION
<sree> 在 2025-06-09 上传 | 大小：498kb | 下载：0