[VHDL编程] 2C35F672_FFT

说明：在Altera芯片2C35F672平台上的FFT程序，采用DSPBuilder5.0，生成Verilog文件。开发环境：QuartusII5.0。-In the Altera chip 2C35F672 platform FFT procedures DSPBuilder5.0, generated Verilog file. Development Environment: QuartusII5.0.
<lovenevol> 在 2025-06-09 上传 | 大小：463kb | 下载：1

[VHDL编程] DDRSDRAM

说明：基于FPGA 实现DDR SDRAM的控制器-FPGA-based realization of DDR SDRAM controller
<张宁> 在 2025-06-09 上传 | 大小：463kb | 下载：0

[VHDL编程] DDR_SDRAM

说明：利用fpga读写ddr的源代码 实测可以使用-Ddr use FPGA to read and write the source code can use the measured
<朱宝军> 在 2025-06-09 上传 | 大小：463kb | 下载：0

[VHDL编程] ucGUI_3.24_NiosII_JimYang

说明：嵌入式图形界面开发(NIOSII),uc/GUI 3.24 porting for NiosII 5.1 (SED1335 Controller)-Embedded GUI development (NIOSII), uc/GUI 3.24 porting for NiosII 5.1 (SED1335 Controller)
<老苏> 在 2025-06-09 上传 | 大小：463kb | 下载：0

[VHDL编程] player

说明：这是我利用Verilog hdl语言写的关于音乐播放器的程序，其中还包括了仿真结果，该播放器播放的是梁祝，希望对学习Verilog hdl的同学有所帮助-This is what I use Verilog hdl language program written on the music player, which also includes the simulation results, the player is Butterfly, I hope to learn Verilog hdl
<宗玥> 在 2025-06-09 上传 | 大小：464kb | 下载：1

[VHDL编程] verilog数字系统设计-rtl综合、测试平台与验证源代码

说明：verilog 程序，verilog数字系统设计-rtl综合、测试平台与验证源代码
<zhoubingzhang4539@126.com> 在 2014-05-05 上传 | 大小：463.52kb | 下载：1

[VHDL编程] pid_VHDL

说明：这是PID算法的VHDL实现，详细说明了如何实现PID算法！-This is the PID algorithm VHDL implementation, a detailed descr iption of how to realize PID algorithm!
<Kalman_li> 在 2025-06-09 上传 | 大小：464kb | 下载：0

[VHDL编程] Timer_New

说明：数字时钟，24小时显示功能 但是清零有问题-Timer for vhdl
<lanchel> 在 2025-06-09 上传 | 大小：464kb | 下载：0

[VHDL编程] b_to_bcd

说明：8位的二进制码转bcd码，可以在数码管上直接显示数字。-BCD to 8-bit binary code, can directly on the digital tube display digital.
<王晓兵> 在 2025-06-09 上传 | 大小：464kb | 下载：0

[VHDL编程] count

说明：本实验利用VHDL 硬件描述语言设计一个0~9999 的加法计数器。根据一定频率的触发 时钟，计数器进行加计数，并利用数码管进行显示，当计数到9999 时，从0 开始重新计数。 SW0 为复位开关。当开关拨至高点平时，计数器归0，当开关拨至低电平时，计数器开始计数。 该电路包括分频电路，计数器电路，二进制转BCD 码电路和数码管显示电路。-This experiment uses VHDL hardware descr iption language to design a 0 ~
<panda> 在 2025-06-09 上传 | 大小：464kb | 下载：0

[VHDL编程] verilogiic1121

说明：IIC通信Verilog源码，基于FPGA的IIC时序，有助提高对串行通信的认识。-IIC communication
<cao_sir> 在 2025-06-09 上传 | 大小：464kb | 下载：0

[VHDL编程] AD9512_test

说明：该程序包实现时钟芯片AD9512调试，完整的程序包(Clock chip AD9512 debugging, achieve use successfully)
<木子朱 > 在 2025-06-09 上传 | 大小：464kb | 下载：0