资源列表
[VHDL编程] Models_and_Testbenches_11_10_2004
说明：VerilogHDL高级数字设计书中源代码适合学习verilog编程者学习-VerilogHDL advanced digital design book learning Verilog source code for programmers to learn<yckai> 在 2025-06-09 上传 | 大小：465kb | 下载：0
[VHDL编程] LIP6801CORE_audio_block
说明：Audip Block Verilog sourc code<jc> 在 2025-06-09 上传 | 大小：466kb | 下载：0
[VHDL编程] CrossClock
说明：This paper explores the fundamentals of signal synchronization and demonstrates circuits a designer can use to handle signals that cross clock domains!<qi> 在 2025-06-09 上传 | 大小：466kb | 下载：0
[VHDL编程] MP3_in_CycloneII
说明：在FPGA中实现MP3的解码，verilog的，带说明文档。-In the FPGA to implement MP3 decoding, verilog, and with documentation.<Kele> 在 2025-06-09 上传 | 大小：466kb | 下载：0
[VHDL编程] ADS2807ctrl
说明：ADS2807控制 FPGA板上采用TI的ADS2807高速AD芯片实现模拟信号的采集，最高速度可达50MPS,必须用FPGA进行控制。其工作时序图如下： -ADS2807 control FPGA board using TI' s ADS2807 high-speed AD chip analog signal acquisition, the maximum speed of up to 50MPS, must be controlled by FPGA. Timing di<谢明> 在 2025-06-09 上传 | 大小：466kb | 下载：0
[VHDL编程] controler(v2.0)
说明：VHDL语言编的一个空调控制系统。cpld实验中的代码-VHDL language a series of air-conditioning control system. the cpld experiments code<杨帆> 在 2025-06-09 上传 | 大小：466kb | 下载：0
[VHDL编程] DDS_Core_Norml_ADDA_C5H
说明： 基于FPGA的DDS内核的信号采集和输出，是基于ALTERA公司的CycloneⅡ的EP2C5芯片，是一个很好的参考示例。-DDS core FPGA-based signal acquisition and output is based on the company s CycloneⅡ of EP2C5 ALTERA chip, is a good reference example.<安庆隆> 在 2025-06-09 上传 | 大小：466kb | 下载：0
[VHDL编程] DES_verilog
说明：用verilog实现的DES(Data Encryption Standard数据加密标准)，把64位明文输入变为64位密文输出块。-Using DES (Data Encryption Standard Data Encryption Standard) verilog to achieve, the 64 plaintext input into 64 output ciphertext block.<荣志强> 在 2025-06-09 上传 | 大小：466kb | 下载：0