[VHDL编程] DspBuilder6.0_License

说明：DspBulider6.0的license破解-DspBulider6.0
<li> 在 2025-06-08 上传 | 大小：456kb | 下载：0

[VHDL编程] Verilog

说明：verilog硬件语义的介绍，里面囊括了几乎所有verilog的相关硬件的语义。-Verilog hardware semantics introduced, which include almost all the relevant hardware Verilog semantics.
<刘峰> 在 2025-06-08 上传 | 大小：456kb | 下载：0

[VHDL编程] dds_xin

说明：真正可用的dds程序，频率范围为20hz到20khz-Dds real procedures available, the frequency range of 20hz to 20khz
<wuzhouting> 在 2025-06-08 上传 | 大小：456kb | 下载：0

[VHDL编程] sdram_controller

说明：It s a SDRAM Controller reference design. It had been tested in many projects.
<greyzhuang> 在 2025-06-08 上传 | 大小：456kb | 下载：0

[VHDL编程] cunchushiboqi

说明：用vhdl编写数字存储示波器，通过调试，仿真环境是maxplus-Vhdl digital storage oscilloscope with the preparation, through debugging, simulation environment is maxplusII
<luyuan> 在 2025-06-08 上传 | 大小：456kb | 下载：0

[VHDL编程] d_flip_en

说明：VHDL code for generating D-flip flop
<mohamed> 在 2025-06-08 上传 | 大小：457kb | 下载：0

[VHDL编程] shiyan

说明：使用FPGA设计的一种跑表，但只是用来实验上的仿真-FPGA design using a stopwatch, but only for simulation on
<郑龙大> 在 2025-06-08 上传 | 大小：457kb | 下载：0

[VHDL编程] Counter

说明：Verilog program for a counter
<tom> 在 2025-06-08 上传 | 大小：457kb | 下载：0

[VHDL编程] gates_1

说明：利用FPGA制作各种逻辑门（与门、或门、非门等等）(Production of various types of logic gates using FPGA (gate, or gate, gate etc.))
<小和尚的菜 > 在 2025-06-08 上传 | 大小：457kb | 下载：0

[VHDL编程] TutorialSpartan3EBasys

说明：it is the file which is named as starting KIT for Spartan 3E
<Saad_01 > 在 2025-06-08 上传 | 大小：457kb | 下载：0

[VHDL编程] Verilog黄金指南中文版

说明：FPGA教程，其中大量讲解了一些例程，可以很好的初步学习FPGA，好入门(FPGA tutorial, which explains a lot of routines, can be a good preliminary study FPGA, a good entry)
<付林 > 在 2025-06-08 上传 | 大小：457kb | 下载：0

[VHDL编程] Altera+OpenCL

说明：Altera的OpenCL主要面向信号处理类应用的客户，是用C语言开发FPGA的利器，开放计算语言(OpenCL)联盟著名的公司有FPGA巨头Altera、两大显卡GPU巨头AMD、英伟达、CPU巨头Intel、软件和服务器巨头IBM以及全世界最大的公司Apple（苹果）等等。不过AMD和英伟达是用GPU实现的OpenCL并行运算，Altera是用FPGA实现并行运算。(Altera's OpenCL is mainly a client for signal processing applic
<CrazyICer> 在 2025-06-08 上传 | 大小：457kb | 下载：0