资源列表

« 1 2 ... .46 .47 .48 .49 .50 1451.52 .53 .54 .55 .56 ... 4310 »

[VHDL编程ps2

说明: 用键盘控制FPGA,再由FPGA控制VGA显示器是好东西-Use the keyboard to control FPGA, and then by the FPGA to control VGA display is a good thing
<张俊> 在 2025-06-08 上传 | 大小:455kb | 下载:0

[VHDL编程ip

说明:ip design in xilinx edk tutorial easy to do procedure
<shahul> 在 2025-06-08 上传 | 大小:456kb | 下载:0

[VHDL编程Example

说明:VHDL开发例程,包括LED、BEEP,LCD1602显示。-VHDL development of routine
<diy_dy> 在 2025-06-08 上传 | 大小:456kb | 下载:0

[VHDL编程pingpangqiu

说明:用8个LED发光管的来回滚动显示模拟打乒乓球时 乒乓球在两边球台上的来回运动-With 8-LED LED scroll back and forth to play table tennis table tennis simulation on both sides of the ball in motion back and forth on stage
<陈嘉诚> 在 2025-06-08 上传 | 大小:456kb | 下载:0

[VHDL编程ksk

说明:2選1選擇器和4選1選擇器,希望有用,不足之處請見諒-2 options 1 and 4 to 1 Selector selector, I hope useful, please forgive the inadequacies
<kuangdashuai> 在 2025-06-08 上传 | 大小:456kb | 下载:0

[VHDL编程AHB

说明:AMBA片内总线结构的设计,给需要的人啊。-AMBA on-chip bus architecture is designed to need ah.
<陈锴> 在 2025-06-08 上传 | 大小:456kb | 下载:0

[VHDL编程serial_port

说明:好 大家可以下载看看 对学习很有帮助的 一个好的程序 也可以互相交流-very good
<开降龙> 在 2025-06-08 上传 | 大小:456kb | 下载:0

[VHDL编程Verilog-Hardware-description

说明:本文的初衷是为了使已经对Verilog HDL有过初步了解的读者,能够进一步了解Verilog HDL与综合后的硬件之间的映射关系,从而改善代码风格,写出高效可综合的代码。-The original intention of this article to make readers already have a preliminary understanding of the Verilog HDL, and be able to learn more about the mapping bet
<> 在 2025-06-08 上传 | 大小:456kb | 下载:0

[VHDL编程xapp635

说明:FPGA与 TS20x LINK接口通讯实现源码-FPGA to achieve with TS20x LINK interface communication source
<tubaba> 在 2025-06-08 上传 | 大小:456kb | 下载:0

[VHDL编程zzq

说明:基于verilog实现VGA乒乓球游戏,实现VGA显示三维的乒乓球台,-Verilog oingoangball
<jaw> 在 2025-06-08 上传 | 大小:456kb | 下载:0

[VHDL编程FPGA_JOW74160

说明:本设计使用了74160期间设计数字钟,并对该设计进行波形仿真,使用QUARTUS ii 设计软件,对于用单元逻辑器件设计数字钟有帮助-This design uses 74160 period design digital clock, and the design of waveform simulation, the use of II QUARTUS design software, the design of the digital clock with the unit logic d
<li> 在 2025-06-08 上传 | 大小:456kb | 下载:0

[VHDL编程clock_test

说明:采用verilog语言,运行在FPGA上的时钟程序,包括小时、分钟、秒,进行计时(Clock programs, including hours, minutes, seconds)
<JJJim> 在 2025-06-08 上传 | 大小:456kb | 下载:0
« 1 2 ... .46 .47 .48 .49 .50 1451.52 .53 .54 .55 .56 ... 4310 »

源码中国 www.ymcn.org