[VHDL编程] hssdrc.tar

说明：高速SDRAM控制器，并提供仿真测试程序和较详细的文档。-High-speed SDRAM controller, and provide simulation testing procedures and more detailed documents.
<yuhl> 在 2025-05-19 上传 | 大小：415kb | 下载：0

[VHDL编程] lcd_verilog

说明：利用verilogＨＤＬ语言实现ＬＣＤ的驱动编程-Use of language implementation verilogHDL drive LCD programming
<backoff> 在 2025-05-19 上传 | 大小：415kb | 下载：0

[VHDL编程] hssdrc_latest.tar

说明：HSSDRC IP core is the configurable universal SDRAM controller with adaptive bank control and adaptive command pipeline. HSSDRC IP core and IP core testbench has been written on SystemVerilog and has been tested in M
<Arun> 在 2025-05-19 上传 | 大小：415kb | 下载：0

[VHDL编程] part1

说明：VHDL 3-digit counter on LCD display.
<WORSINO> 在 2025-05-19 上传 | 大小：416kb | 下载：0

[VHDL编程] counter

说明：计数器，使用VHDL语言编写的数字电路模块，他的功能是完成任意模的计数-Counter, using the VHDL language in the digital circuit modules, whose function is to count any mode
<郑> 在 2025-05-19 上传 | 大小：416kb | 下载：0

[VHDL编程] UART

说明：用verilog编写的串口程序。含发送与接收代码 波特率可选-Verilog write with the serial program. Including sending and receiving code baud rate can be chosen
<李刚> 在 2025-05-19 上传 | 大小：416kb | 下载：0

[VHDL编程] shuzipinlvji

说明：8位十六进制频率计设计 根据频率的定义和频率测量的基本原理可以测量方波、三角波、正弦波；测量范围10Hz～10MHz，测量分辨率1Hz，测量误差1 Hz-8 hexadecimal Frequency Meter 1 Hz square wave, triangle wave, sine wave can be measured measuring range 10Hz to 10MHz, measurement resolution
<罗先生> 在 2025-05-19 上传 | 大小：416kb | 下载：0

[VHDL编程] sin_generate

说明：verilog 实现 dds正弦 函数信号发生器 verilog 实现 dds正弦 函数信号发生器-verilog achieve dds sine function signal generator verilog verilog dds sine function signal generator the dds sine function signal generator
<陈占田> 在 2025-05-19 上传 | 大小：416kb | 下载：0

[VHDL编程] tmp

说明：NIOS的IP核设计，可以实现针对于RTL8019AS的10兆网络接口控制，可进一步实现FPGA嵌入式网络开发应用-NIOS IP core design, can be achieved for RTL8019AS 10 trillion network interface control, further development and application of FPGA embedded network
<张奎> 在 2025-05-19 上传 | 大小：416kb | 下载：0

[VHDL编程] Ex_registrador_somador

说明：Registrador somador em vhdl (SUM register vhdl)
<Danilo Lucari> 在 2025-05-19 上传 | 大小：416kb | 下载：0

[VHDL编程] bdpsk

说明：基于CPLD的bpsk的调制系统，可以作为简单的实现模型-CPLD modulation system based on BPSK, can be used as a simple implementation model
<zhubin> 在 2025-05-19 上传 | 大小：416kb | 下载：0

[VHDL编程] lcd

说明：Sparn3E 开发板，基于FPGA，实现板子上的LCD能够点亮，并且实现字符和 数字的显示-Sparn3E development board to achieve LED lights lit
<Tom> 在 2025-05-19 上传 | 大小：416kb | 下载：0