资源列表

« 1 2 ... .11 .12 .13 .14 .15 1516.17 .18 .19 .20 .21 ... 4310 »

[VHDL编程PALIC_8255

说明:8255并行接口芯片得VHDL描述,可综合-8255 parallel interface chip a VHDL descr iption can be integrated
<luyingc> 在 2025-06-26 上传 | 大小:413kb | 下载:0

[VHDL编程led

说明:FPGA和VHDL的全过程和源码,有助你对FPGA和VHDL的认识和学习!-FPGA and VHDL source code of the entire process and will help your understanding of FPGA and VHDL and learning!
<燕山> 在 2025-06-26 上传 | 大小:413kb | 下载:0

[VHDL编程VHDL_MIAOBIAO_CODE

说明:基于CYCLONE系列FPGA EP1C3T144C8的VHDL秒表代码-CYCLONE series based on the FPGA EP1C3T144C8 stopwatch VHDL code
<沈世荣> 在 2025-06-26 上传 | 大小:413kb | 下载:0

[VHDL编程LeiFPGALDPC

说明:this document is for the difference
<Rahul> 在 2025-06-26 上传 | 大小:413kb | 下载:0

[VHDL编程spi93c46

说明:CPLD控制93C46的HDL示例代码,只是简易测试而已哦-CPLD control the 93C46 of the HDL sample code, just simple test just oh
<赵先生> 在 2025-06-26 上传 | 大小:413kb | 下载:0

[VHDL编程disptest

说明:模拟示波器的现实程序,有x,y和光标。采用AD5440输出,现实效果很好。(示波器x-y方式)-Analog oscilloscope reality program, there are x, y and cursor. Using AD5440 output, real good results. (Xy oscilloscope mode)
<暗海风> 在 2025-06-26 上传 | 大小:414kb | 下载:0

[VHDL编程CAR

说明:基于FPGA的模拟信号灯控制,可实现交通灯的效果-FPGA analog signal control, the effect can be achieved based on the traffic lights
<> 在 2025-06-26 上传 | 大小:414kb | 下载:0

[VHDL编程invaders_multi_rel0001

说明:XILINX FPGA 游戏实例,包括键盘控制,学习FPGA的好材料-XILINX FPGA game examples, including keyboard control, FPGA good learning materials
<jonson> 在 2025-06-26 上传 | 大小:414kb | 下载:0

[VHDL编程T01_UART_CORE

说明:Verilog 实现的 UART串口读写控制核 参数化校验、时钟设置,完整工程(xilinx),包括文档、源码等。供学习参考,希望大家上传自己代码,共同提高,*小日本。-Verilog implementation of the UART serial port to read and write control nuclear parametric check, clock setting, complete project (Xilinx), including documentation
<FEIFEI> 在 2025-06-26 上传 | 大小:414kb | 下载:0

[VHDL编程lcd1602

说明:1602 LCD 的 verilog 语言控制显示程序,好用,适合入门-lcd 1602 verilog
<lxn> 在 2025-06-26 上传 | 大小:414kb | 下载:0

[VHDL编程acounter

说明:利用VHDL语言设计的等精度数字频率计,有各个模块的详细设计语言,已调试成功。-The use of VHDL language design digital frequency meter, a detailed design language of each module has been successful debugging.
<shi> 在 2025-06-26 上传 | 大小:414kb | 下载:0

[VHDL编程shuzizhong

说明:基于basys2的简易数字钟,包含校时功能-A simple digital clock base on basys2 board, including timing function.
<黄绾力> 在 2025-06-26 上传 | 大小:414kb | 下载:0
« 1 2 ... .11 .12 .13 .14 .15 1516.17 .18 .19 .20 .21 ... 4310 »

源码中国 www.ymcn.org