[VHDL编程] 28538604-Spartan-3E-MATLAB-Interface-Documentatio

说明：Documentation VHDL communication RS-232 with the spartan 3
<JT_LADINO> 在 2025-06-17 上传 | 大小：306kb | 下载：0

[VHDL编程] touch_me

说明：用VHDL语言Altera FPGA板上实现的画板 硬件：FPGA 触摸板 数码管 台式机显示器 ads7843-Altera FPGA using VHDL, the board realized the drawing board hardware: FPGA desktop digital touchpad display ads7843
<束佳云> 在 2025-06-17 上传 | 大小：306kb | 下载：0

[VHDL编程] light

说明：用VHDL语言设计的跑马灯，用于8*8的点阵上，图形可以通过开关自定义。-Marquee design with VHDL, for 8* 8 dot matrix, and graphics can be customized through the switch.
<李刚> 在 2025-06-17 上传 | 大小：306kb | 下载：0

[VHDL编程] work1

说明：实现序列检测器的功能，检验序列代码是否正确，给出说明。-Detector to achieve the function of sequence to test serial code is correct, given instructions.
<吴低> 在 2025-06-17 上传 | 大小：306kb | 下载：0

[VHDL编程] uartverilog

说明：用verilog语言编写uart程序。模拟串口时序进行收发数据操作。-verilog uart
<一贯故> 在 2025-06-17 上传 | 大小：306kb | 下载：0

[VHDL编程] BCD_add

说明： BCD全加器，用QuartuesII 开发的源码，包括工程文件，下载就能用的，在DE2-70上直接使用。-BCD full adder, with QuartuesII source development, including the project file, download will be able to use in directly on the DE2-70.
<ricky> 在 2025-06-17 上传 | 大小：306kb | 下载：0

[VHDL编程] adder4

说明：8421BCD码全加器,这个是最简单的8421加法器，也是最基础的，初学者用来练习-adders for 8241BCD
<Doria> 在 2025-06-17 上传 | 大小：306kb | 下载：0

[VHDL编程] dds

说明：基于Verilog HDL的DDS设计与仿真-Verilog HDL-based design and simulation of DDS
<mend> 在 2025-06-17 上传 | 大小：306kb | 下载：0

[VHDL编程] FFT-IP-CORE--of-Quartus

说明：Quartus中fft ip core的使用一点心得，希望对大家有所帮助。-The Quartus fft the ip core to use a little experience, we hope to help.
<lg> 在 2025-06-17 上传 | 大小：306kb | 下载：0

[VHDL编程] Frequency-meter-design.docx

说明：1用P1或P3口，产生一方波信号，频率为1000Hz，用LCD显示频率和周期 2将输出信号输入到另一端口作频率计的信号输入端，测量此方波信号的频率、周期和脉宽，在另一LCD上将参数值显示出来。 3设置一功能键，能将当前LCD上的信号值锁定 -P1 or port P3, resulting in a party wave signal, a frequency of 1000Hz LCD displays frequency and cycle 2 output signal i
<> 在 2025-06-17 上传 | 大小：306kb | 下载：0

[VHDL编程] uartverilog

说明：FPGA与上位机通过串口调试助手进行串口通信，回发传过来的数据-FPGA and host computer through the serial port debugging assistant serial communication, and pass over the data postback
<yy> 在 2025-06-17 上传 | 大小：306kb | 下载：0

[VHDL编程] IDCTTzipm

说明：改进的DCT算法设计，，veriloghdl实现 -Improve the DCT algorithm design,, veriloghdl to achieve
<奉献> 在 2025-06-17 上传 | 大小：306kb | 下载：0