[VHDL编程] VGA

说明：用来实现VGA发生时序，显示颜色，用CPLD实现-Used to realize the occurrence VGA timing, display color, with CPLD realize
<> 在 2025-06-17 上传 | 大小：305kb | 下载：0

[VHDL编程] an485_design_example

说明：AN485_CH-MAX II CPLD 中的串行外设接口主机（verilog SPI）
<zhiqiang> 在 2025-06-17 上传 | 大小：305kb | 下载：0

[VHDL编程] DS_Receiver_Design

说明：扩频接收机设计实例(VHDL\MATLAB)-Spread spectrum receiver design example (VHDLMATLAB)
<刘英超> 在 2025-06-17 上传 | 大小：305kb | 下载：0

[VHDL编程] FFTuseFPGA1

说明：FFT算法的一种基于FPGA器件的实现，供FPGA—DSP方向人员参考-FFT algorithm based on the realization of FPGA devices for FPGA-DSP reference direction
<enhom> 在 2025-06-17 上传 | 大小：305kb | 下载：0

[VHDL编程] DDR2Controller

说明：DDR2 Controller DDR2 Controller
<tg> 在 2025-06-17 上传 | 大小：305kb | 下载：0

[VHDL编程] traffic

说明：Verilog HDL语言设计的交通灯设计-Verilog HDL language designed traffic light design
<yyfeng> 在 2025-06-17 上传 | 大小：305kb | 下载：0

[VHDL编程] anjian

说明：最基本的vhdl程序，能实现一小时的计时，且加入按键功能-Vhdl basic procedures, to achieve a one-hour time, and by adding key features
<jayi> 在 2025-06-17 上传 | 大小：305kb | 下载：0

[VHDL编程] liushuideng

说明：verilog HDL程序，功能：点亮LED灯，并实现右移的流水效果，已在FPGA板上验证过。-failed to translate
<vera> 在 2025-06-17 上传 | 大小：306kb | 下载：0

[VHDL编程] alteraFPGA_state_machine

说明：基于alteraFPGA的有限状态机例程-Based on finite state machine routines alteraFPGA
<Gary> 在 2025-06-17 上传 | 大小：306kb | 下载：0

[VHDL编程] jiafaqi

说明：本实验中，我们将设计一个能进行加运算的8位（包括符号位）运算电路-In this experiment, we will design a can add operation 8 (including the sign bit) arithmetic circuit
<123> 在 2025-06-17 上传 | 大小：306kb | 下载：0

[VHDL编程] comparator

说明：FPGA比较器源码编写，适合初学者参考用,用ALTERA的QUARTUS 11.0编译-Compare FPGA source code written for beginners reference, compiled by ALTERA s QUARTUS 11.0
<whq> 在 2025-06-17 上传 | 大小：306kb | 下载：0

[VHDL编程] verilog-axi-master

说明：Verilog AXI Components Readme GitHub repository: alexforencich verilog-axi
<viyefo5674> 在 2025-06-17 上传 | 大小：306kb | 下载：0