[VHDL编程] VHDL-

说明：VHDL的学习方案 过程 学习指导 实验方案-VHDL study plan process learning guidance
<geegee> 在 2025-06-17 上传 | 大小：305kb | 下载：0

[VHDL编程] verilogsram

说明：有关于CPLD的例程。芯片为MAXII，在quartusII下开发，是一个读外部存储器的例程。-On CPLD routine.Chip for MAXII, in quartusII under development, and is a read routine of the external memory.
<ren> 在 2025-06-17 上传 | 大小：305kb | 下载：0

[VHDL编程] Baudrate_Generate

说明：AHDL语言编写，对输入的晶振频率经行分频处理，占空比可调的分频器-AHDL language, the crystal frequency on the input line sub-frequency, duty cycle adjustable divider
<gzq> 在 2025-06-17 上传 | 大小：305kb | 下载：0

[VHDL编程] djk2

说明：一个模仿了CPU运算器的VHDL小程序，纠结了好几天，终于搞明白了希望能榜上点忙-A parody of the VHDL program in the CPU power, tangled for several days, finally figured it out hope standings point busy
<dujingkai> 在 2025-06-17 上传 | 大小：305kb | 下载：0

[VHDL编程] experiment

说明：西门子的流水灯 实测ok 重在方法 移位指令实现的-Siemens water lights measured ok focuses on the shift instruction
<*> 在 2025-06-17 上传 | 大小：305kb | 下载：0

[VHDL编程] uartverilog

说明：串口的FPGA工程，经过测试，绝对可用。-Serial port of the FPGA project, tested, and absolutely available.
<李水军> 在 2025-06-17 上传 | 大小：305kb | 下载：0

[VHDL编程] 100vhdl

说明：内含100个经典VHDL程序，能快速让你了解VHDL编程方法，希望对你们有帮助-Including 100 classic VHDL program, can quickly let you understand the VHDL programming, I hope for your help
<中> 在 2025-06-17 上传 | 大小：305kb | 下载：0

[VHDL编程] setled

说明：fpga vhdl花样流水灯测试程序简单流水灯-Fpga VHDL pattern of flowing water light test procedure
<王刚> 在 2025-06-17 上传 | 大小：305kb | 下载：0

[VHDL编程] display

说明：VHDL写的万能数码管显示电路，在板子上下载跑过-VHDL write universal digital display circuit
<胡恒> 在 2025-06-17 上传 | 大小：305kb | 下载：0

[VHDL编程] FPGA_HS2812_12864

说明：开发板源码FPGA DSP2812,适合二次开发和学习-FPGA DSP2812
<郑渊博> 在 2025-06-17 上传 | 大小：305kb | 下载：0

[VHDL编程] UART

说明：本论文使用Verilog HDL 语言描述硬件功能，利用QuartusII 5.0在 FPGA 芯片上的综合描述,采用模块化设计方法设计UART（通用异步收发器）的各个模块。-The paper using Verilog HDL language to describe hardware features, the use of the FPGA chip QuartusII 5.0 comprehensive descr iption of the modular design approa
<wangjianyuan> 在 2025-06-17 上传 | 大小：305kb | 下载：0

[VHDL编程] p_in_s_out

说明：并入串出寄存器设计  datain[7..0] 是八位数据输入端，并行输入；  clk 脉冲输入端，数据的移位靠该引脚触发；  load 是读入数据控制端；  dataout 一位数据的输出端。 -String into a register Design  datain [7 .. 0] is the eight-bit data input terminal, parallel inpu
<吴胜兵> 在 2025-06-17 上传 | 大小：305kb | 下载：0