资源列表

« 1 2 ... .88 .89 .90 .91 .92 1793.94 .95 .96 .97 .98 ... 4310 »

[VHDL编程altera_fifo

说明:altera 公司的 FIFO 文档,这是设计同步或异步FIFO的重要文档-altera s FIFO document
<liuminghua> 在 2025-06-17 上传 | 大小:288kb | 下载:0

[VHDL编程Three-stage-state-machine

说明:状态机是逻辑设计的重要内容,状态机的设计水平直接反应工程师的逻辑功底,所以许 多公司的硬件和逻辑工程师面试中,状态机设计几乎是必选题目。本章在引入状态机设计思想的基础上,重点讨论如何写好状态机。-State machine is an important part of logic design, state machine design engineers a direct response to the logic level of skills, so the company s ha
<田涛> 在 2025-06-17 上传 | 大小:288kb | 下载:0

[VHDL编程UniversalVGATVsignalconverterdevelopment

说明:通用VGA—TV信号转换器的开发,可以作为很好的参考资料-Universal VGA-TV signal converter development, can serve as a good reference
<冯伟> 在 2025-06-17 上传 | 大小:288kb | 下载:0

[VHDL编程A

说明:这个是一写FPGA的PDF文档,各个人感觉比较好,介绍的比较详细。值得学习-This is a FPGA-written PDF document, each person feel better, described in more detail. Worth learning
<洪依> 在 2025-06-17 上传 | 大小:288kb | 下载:0

[VHDL编程multiplexer_and_demultiplexer

说明:VHDL code for multiplexer and demultiplexer 4/1
<Marija> 在 2025-06-17 上传 | 大小:288kb | 下载:0

[VHDL编程Copy-of-Systolic-Architecture-to-convert-colour-t

说明:the paper presents efficient colour conversion algorithm for fpga implementations
<arun scaria> 在 2025-06-17 上传 | 大小:288kb | 下载:0

[VHDL编程38yima

说明:用FPGA做的一个38译码器,很好用,赶快下载吧-good program
<孙博> 在 2025-06-17 上传 | 大小:288kb | 下载:0

[VHDL编程AD

说明:一个使用VHDL语言实现AD采样控制及其数据的存储实现,让大家借鉴借鉴学习,也希望大家提出意见-Inside is a sampling AD using the VHDL language and its data storage to achieve control, so that we learn learn
<甘超> 在 2025-06-17 上传 | 大小:288kb | 下载:0

[VHDL编程How-to-write-by-verilog

说明:如何写好状态机,用verilog。状态机很方便。-How to write a state machine, with verilog. State machine is very convenient.
<洪峰> 在 2025-06-17 上传 | 大小:288kb | 下载:0

[VHDL编程MCUinterrupt

说明:51单片机中断程序,点亮LED灯,普中单片机-51 MCU interrupt the program, to light the LED lights, the S & P in the SCM
<李浩> 在 2025-06-17 上传 | 大小:288kb | 下载:0

[VHDL编程PID-FPGA-source-code

说明:用VHDL写的PID控制器,可以在FPGA上实现-PID controller can be written using VHDL on FPGA
<Leon Zhang> 在 2025-06-17 上传 | 大小:288kb | 下载:1

[VHDL编程clk_div

说明:实现时钟的四分频和16分频,用Verilog语言编写,并经过Quartus仿真-Clock divided by four and divided by 16
<杨勇> 在 2025-06-17 上传 | 大小:288kb | 下载:0
« 1 2 ... .88 .89 .90 .91 .92 1793.94 .95 .96 .97 .98 ... 4310 »

源码中国 www.ymcn.org