资源列表

« 1 2 ... .10 .11 .12 .13 .14 1915.16 .17 .18 .19 .20 ... 4310 »

[VHDL编程VHDL_VGA

说明:源文件保存在src目录,QII的工程文件保存在Proj目录;程序实现的功能是在VGA显示器上显示彩色条纹,共8种颜色
<liukun> 在 2025-06-07 上传 | 大小:243kb | 下载:0

[VHDL编程traffic_control

说明:软件开发环境:ISE 7.1i 仿真环境:ISE Simulator 1. 这个实例实现通过ISE Simulator工具实现一个具有两个方向共八个灯的交通灯控制器; 2. 工程在project文件夹中,双击traffic.ise文件打开工程; 3. 源文件在rtl文件夹中,traffic.v为设计文件,traffic_tb.tbw是仿真波形文件; 4. 打开工程后,在工程浏览器中选择traffic_tb.tbw,在Process View中双击“Simulation
<李华> 在 2025-06-07 上传 | 大小:243kb | 下载:0

[VHDL编程fourbitincrement

说明:用VHDL编译的源代码,4bit加一器,输入一个4位二进制数自动加一,解压后直接用Quartus打开project即可-Compiled with VHDL source code, 4bit-plus-one, and enter a 4-bit binary number plus one automatically, after extracting the direct use of Quartus can open the project
<xie> 在 2025-06-07 上传 | 大小:243kb | 下载:0

[VHDL编程mcpu_1.06b

说明:MCPU is a minimal cpu aimed to fit into a 32 Macrocell CPLD - one of the smallest available programmable logic devices. While this CPU is not powerful enough for real world applications it has proven itself as a valuable educational tool. The source
<eldis> 在 2025-06-07 上传 | 大小:243kb | 下载:0

[VHDL编程vidicon

说明:VHDL语言实现摄像头的捕捉和采集,通过仿真验证,很好哈-vidicon s catch and collection in VHDL
<蔡玉强> 在 2025-06-07 上传 | 大小:243kb | 下载:0

[VHDL编程mcpu_1.06

说明:mcpu, A Minimal 8Bit CPU in a 32 Macrocell CLPD.包括文档和代码-mcpu, A Minimal 8Bit CPU in a 32 Macrocell CLPD. including documents and code
<Zack> 在 2025-06-07 上传 | 大小:243kb | 下载:0

[VHDL编程VHDLlearn

说明:一个介绍vhdl语言的PPT文档,可以快速上手学习vhdl语言。个人觉得初学者可以-A descr iption language vhdl PPT document, you can quickly get started learning vhdl language. Personally feel that beginners can see
<tofly> 在 2025-06-07 上传 | 大小:243kb | 下载:0

[VHDL编程TRDB_LCM

说明:DE1/DE2的TRDB_LCM驱动Verilog源代码。-DE1/DE2 of TRDB_LCM drive Verilog source code.
<zhouxiao> 在 2025-06-07 上传 | 大小:243kb | 下载:0

[VHDL编程s3e_starter_gerbers

说明:Xilinx3E starter kit gerbers
<JayR> 在 2025-06-07 上传 | 大小:243kb | 下载:0

[VHDL编程jn

说明:通信原理课程设计项目之移频键控FSK调制与解调系统设计实验-Principles of course design project communication frequency shift keying FSK modulation and demodulation system design experiments
<吴德威> 在 2025-06-07 上传 | 大小:243kb | 下载:0

[VHDL编程uart2bus_latest.tar

说明:串口通信啊盛大盛大盛大盛大说的话撒大家啊上课(uart sdadasdsadasdasdasda)
<jiannanc > 在 2025-06-07 上传 | 大小:244kb | 下载:0

[VHDL编程FPGA_flash设计

说明:我们的设计是用一个FSM控制器来控制发送什么命令,flash模块判断FSM发送过来的state信号来选择应该执行什么操作,当命令写入或者读出后,会发送一个flag_done命令,这个命令让我们判断上个指令是否完成,如果完成后FAM将发送下一个命令.(Our design uses a FSM controller to control what commands are sent. The flash module judges the state signal sent by the FSM
<硅渣渣> 在 2025-06-07 上传 | 大小:244kb | 下载:0
« 1 2 ... .10 .11 .12 .13 .14 1915.16 .17 .18 .19 .20 ... 4310 »

源码中国 www.ymcn.org