[VHDL编程] Verilog

说明：基于verilog HDL编写的各种实例。。里面记载了计数器，全加器，等等的代码。-Based on various examples written in verilog HDL. . Recording the counter, full adder, and so the code.
<黄灿灿> 在 2025-12-23 上传 | 大小：242kb | 下载：0

[VHDL编程] Verilog-Example-Code

说明：verilog 实例代码，包含了初学者所需要的几乎全部的Verilog代码，适合初学者参考。-verilog code for instance, contains almost all beginners need the Verilog code, suitable for beginners reference.
<张秋光> 在 2025-12-23 上传 | 大小：242kb | 下载：0

[VHDL编程] jz_6

说明：基于VHDL语言编写的六进制计数器-6 system
<仇之东> 在 2025-12-23 上传 | 大小：242kb | 下载：0

[VHDL编程] Detecta_Header

说明：Detect header 7EH in a serial communication
<banhallem> 在 2025-12-23 上传 | 大小：242kb | 下载：0

[VHDL编程] light

说明：fpga实现循环彩灯的控制设计，整个模块包括了分频，计数和led控制等模块 -fpga circular lantern control design
<谢辉雄> 在 2025-12-23 上传 | 大小：242kb | 下载：0

[VHDL编程] adder

说明：基于FPGA的加法器的设计，QuartusII编译通过，采用VHDL语言编写。-The adder on FPGA design, QuartusII compile, USES the VHDL language.
<左云华> 在 2025-12-23 上传 | 大小：242kb | 下载：0

[VHDL编程] RSN

说明：“Randomized Smoothing Networks” introduced the idea of using networks composed of a type of comparator/memory element, initialized to random initial states, to create smoothing networks, which take arbitrary input loads into the network and produce a
<Stephen Bishop> 在 2025-12-23 上传 | 大小：242kb | 下载：0

[VHDL编程] verilog-example

说明：以前用XC3S400AN的fpga开发板做的实验，供新手参考-XC3S400AN fpga development board to do the experiment, for the novice reference
<李广辉> 在 2025-12-23 上传 | 大小：242kb | 下载：0

[VHDL编程] test

说明：the carry save adder program in verilog
<praveen j> 在 2025-12-23 上传 | 大小：242kb | 下载：0

[VHDL编程] dac

说明：dac interface sine wave and other waves
<PRAVEEN> 在 2025-12-23 上传 | 大小：242kb | 下载：0

[VHDL编程] Programmable-filter-design

说明：程控滤波器设计，Quartus 10.0+modelsim 6.5SE联仿真报告形式-Programmable filter design,simulation with Quartus 10.0+ modelsim 6.5SE ， reports
<dailanfeng> 在 2025-12-23 上传 | 大小：242kb | 下载：0

[VHDL编程] led_water(570)xp

说明：EPM570T100C5N的流水灯源码，-EPM570T100C5N light source water
<赵> 在 2025-12-23 上传 | 大小：242kb | 下载：0