[VHDL编程] CPU

说明：可以在实验箱上实现播放音乐，音乐库中共十首可供选择，如生日快乐，新年好等-you can play music using it.choose one music from 10 songs,and enjoy it.
<*> 在 2025-08-09 上传 | 大小：243kb | 下载：0

[VHDL编程] ECAN-1

说明：ECAN-1 can module based on the microcontroller MCP2515
<Alex> 在 2025-08-09 上传 | 大小：243kb | 下载：0

[VHDL编程] dianzhenxianshihanzi

说明：点阵显示汉字，在CPLD实验板上通过验证-Dot matrix display Chinese characters in the CPLD experiment board validation
<wanghong> 在 2025-08-09 上传 | 大小：243kb | 下载：0

[VHDL编程] Adder_2bit

说明：Adder_2bit ，带进位处理的2位加法器 此实验中，实现了2bit宽度的加法运算，并带进位处理。加数与被加数分别以SW[3..2]和SW[1..0]来表示，加法的结果用数码管静态地显示出来。-Adder_2bit, with carry handle 2-bit adder this experiment, the realization of the addition operation 2bit width, and bit into the handle. Addend and
<王晨> 在 2025-08-09 上传 | 大小：243kb | 下载：0

[VHDL编程] Decoder

说明：非常经典的VHDL的编码程序等，里面包含了详细的程序和应用文档非常有使用价值-Very classic VHDL coding procedures, which includes detailed procedures and application document is a use value
<luogui> 在 2025-08-09 上传 | 大小：243kb | 下载：0

[VHDL编程] Semaforo

说明：traffic lights for two streets
<Joako> 在 2025-08-09 上传 | 大小：243kb | 下载：0

[VHDL编程] Altera

说明：VHDL verilog fpga cpld-DIGITAL
<yr> 在 2025-08-09 上传 | 大小：243kb | 下载：0

[VHDL编程] TABLOO

说明：Field programmable gate arrays (FPGAs) are emerging in many areas of high performance computing, either as tailor made signal processor, embedded algorithm implementation, systolic array, software accelerator or application specific architecture. FPG
<javad> 在 2025-08-09 上传 | 大小：243kb | 下载：0

[VHDL编程] decoder-realizing-of-FPGA

说明：译码器的fpga相应的代码，还有仿真实现。在这里设计的七段数码管显示译码器是采用case语句来实现的。-Decoder fpga corresponding code, and simulation. In the design here seven segment digital pipe display the decoder is the case of the realization of the statements.
<明晓昕> 在 2025-08-09 上传 | 大小：243kb | 下载：0

[VHDL编程] FSM_Recepcion

说明：Finite State Machine to receive data froma pc ina serial communication-Finite State Machine to receive data froma pc ina serial communication
<banhallem> 在 2025-08-09 上传 | 大小：243kb | 下载：0

[VHDL编程] test_cpu

说明：自己编的小型CPU，可执行简单的代码，作为对开发CPU的尝试。里面包含ROM和CPU。CPU通过状态机执行指令。在Modelsim中仿真通过。-Small VHDL CPU,as a example for developing CPU. It is simulated by Modelsim.
<123> 在 2025-08-09 上传 | 大小：243kb | 下载：0

[VHDL编程] Clk_5

说明：本文件为verilog所描述的基数分频技术，此实例为5分频电路。-This file is the verilog described base sub-band technology, this instance as a divider circuit.
<王刚> 在 2025-08-09 上传 | 大小：243kb | 下载：0