[VHDL编程] clock

说明：这是一个实现时分秒的时钟功能的源码，采用vhdl语言编写，已写好led驱动，可直接在数码管上显示-Realize this is an accurate clock function when the source code, the use of VHDL language has been written led drive directly in the digital tube display
<xiaoshuai> 在 2025-12-23 上传 | 大小：241kb | 下载：0

[VHDL编程] arith_lib-1.0

说明：国外的复杂算术运算包，包括SD和RNS等复杂运算，效率很高！-Complex arithmetic operations abroad package, including SD and RNS, such as the complexity of computing and efficient!
<cai> 在 2025-12-23 上传 | 大小：241kb | 下载：0

[VHDL编程] uart16550.tar

说明：uart16550 ip core 通用异步收发器vhdl源代码-uart16550 ip core UART VHDL source code
<姓名> 在 2025-12-23 上传 | 大小：241kb | 下载：0

[VHDL编程] T2_USB_IN

说明：usb芯片cy7c68013从fpga中读入数据的演示程序，verilog语言-CY7C68013 chip usb read from the FPGA into the data presentation process, verilog language
<ones> 在 2025-12-23 上传 | 大小：241kb | 下载：0

[VHDL编程] VGA

说明：用fpga实现vga的显示，很好的。能用。分辨率可达1024*680-Using FPGA to achieve vga display, very good. Can be used. Resolution up to 1024* 680
<朱宝军> 在 2025-12-23 上传 | 大小：241kb | 下载：0

[VHDL编程] uart_txd

说明：基于verilog hdl的UART串口发送子程序。-Verilog hdl a UART-based serial port to send subroutine.
<zhouming> 在 2025-12-23 上传 | 大小：241kb | 下载：0

[VHDL编程] bcd8421

说明：da0832的 控制 -da0832
<roger> 在 2025-12-23 上传 | 大小：241kb | 下载：0

[VHDL编程] FPGA_AD

说明：基于 Cyclone EP1C6240C8 FPGA的ADS2807接口程序，主要用来使用FPGA控制ADS2807的采集。 采用FPGA来模拟ADS2807的时序来实现控制功能。 提供采样频率控制、AD通道转换、采样数据缓存等功能。-Cyclone EP1C6240C8 FPGA-based interface program of the ADS2807, ADS2807 is mainly used to control the use of FPGA collection. AD
<icemoon1987> 在 2025-12-23 上传 | 大小：241kb | 下载：0

[VHDL编程] vprimer

说明：硬件語言VERILOG介紹及範例. 適合初學者.-Verilog language Introduction and Examples.
<mis_hey> 在 2025-12-23 上传 | 大小：241kb | 下载：0

[VHDL编程] PLD

说明：可编程逻辑器件技巧， 可编程逻辑器件技巧-Programmable logic devices techniques, programmable logic devices techniques, programmable logic devices techniques
<xinr> 在 2025-12-23 上传 | 大小：241kb | 下载：0

[VHDL编程] 06_pll_test

说明：PLL实现，在xilinx spartan 6的参考时钟50MHz上实现不同频率的锁相环程序-PLL implementation, in the Spartan Xilinx 6 reference clock 50MHz on the realization of different frequencies of the phase-locked loop program
<王涛> 在 2025-12-23 上传 | 大小：242kb | 下载：0

[VHDL编程] eetop.cn_spi.tar

说明：基于wishbone总线的SPI主设备代码(spi master based on wishbone bus)
<说给自己听> 在 2025-12-23 上传 | 大小：242kb | 下载：0