资源列表
[VHDL编程] 用VHDL编写的带报错和暂停控制功能的 交通灯
说明:现代数字系统作业 在maxplus 10.0中调试通过<yanshiwo1@163.com> 在 2010-12-23 上传 | 大小:239.7kb | 下载:0
[VHDL编程] display-circuit
说明:计数显示电路 ,Quartus 10.0+modelsim 6.5SE联仿真报告形式-Counter display circuit,simulation with Quartus 10.0+ modelsim 6.5SE, reports<dailanfeng> 在 2025-07-18 上传 | 大小:240kb | 下载:0
[VHDL编程] flow_proc
说明:FPGA FLOW verilog流水线把一个复杂的逻辑分成若干个比较简单的块实现,减少信号的逻辑级,提高频率。以芯片面积换取时间,即面积换取频率-FPGA FLOW verilog To a complex pipeline logic is divided into several blocks to achieve a relatively simple, reduce the logic level signal, increasing the frequency. The chip a<网窝囊> 在 2025-07-18 上传 | 大小:240kb | 下载:0
[VHDL编程] ep2c5_3_keyled
说明:基于Verilog的按键实现程序,用于初学者基于开发板的学习程序-Implement programs based on Verilog keys for beginners learning program based development board<jimm> 在 2025-07-18 上传 | 大小:240kb | 下载:0
[VHDL编程] sequence_detector
说明:verilog之序列检测,vivado工程,使用状态机的方式检测任意长度的数据顺序,提供四个检测工程,并全部带有Testbench,保证你能方便的学会序列检测这个知识点。-Data in a sequential manner to detect any length of sequence detection verilog, vivado engineering, using a state machine provides four detection project, and all w<贾俊超> 在 2025-07-18 上传 | 大小:240kb | 下载:0
[VHDL编程] ax516_20150304A
说明:黑金ax516开发板原理图20150304A,需要的同学赶快来下吧。-Black Gold ax516 development board schematics 20150304A, students need to hurry to the next bar.<lupengfei> 在 2025-07-18 上传 | 大小:240kb | 下载:0
[VHDL编程] Clock_Synchronization_Module
说明:数字接收机中频部分数字时钟的设计 包括matlab仿真 verilog代码、 testbench代码 以及word设计文档(Design of medium frequency digital clock in digital receiver Including Matlab simulation Verilog, testbench code, and design documents)<nokkk > 在 2025-07-18 上传 | 大小:240kb | 下载:0