[VHDL编程] qda

说明：三路智力竞赛抢答器，利用VHDL设计抢答器的各个模块，并使用EDA 工具对各模块进行仿真验证。智力竞赛抢答器的设计分为四个模块：鉴别锁存模块；答题计时模块；抢答计分模块以及扫描显示模块。把各个模块整合后，通过电路的输入输出对应关系连接起来。设计成一个有如下功能的抢答器： （1）具有第一抢答信号的鉴别锁存功能。在主持人发出抢答指令后，若有参赛者按抢答器按钮，则该组指示灯亮，数码管显示出抢答者的组别。同时电路处于自锁状态，使其他组的抢答器按钮不起作用。 （2）具有计分功能。在初始状态时，主持
<menglj> 在 2025-06-14 上传 | 大小：229kb | 下载：0

[VHDL编程] out

说明：verilog语言编写的米勒解码的输出模块加仿真波形正确了-Miller verilog language decoder output waveform simulation module plus correct
<kinki> 在 2025-06-14 上传 | 大小：229kb | 下载：0

[VHDL编程] cordic_latest.tar

说明：Cordic Core Specification
<charanyakannan> 在 2025-06-14 上传 | 大小：229kb | 下载：0

[VHDL编程] display

说明：一个用VHDL语言编写的七段数码管显示程序，后续还有分频器、数据选择器、计数器程序等软件平台是Quartus II 7.2 ，最后通过这些小的模块可以组合起来制作出一个时钟或者其它的任意进制计数器，适合初学者，通过这些程序，刚接触VHDL的学习者可以一步步的去认识和了解VHDL，最后通过设计一个具有实用功能的电路，来增加学习者的成就感和学习兴趣。所有程序软硬件调试都成功通过，硬件平台是自己学校设计的一块开发板，要了解的可以联系本人。联系QQ：782649157 -Written in VHDL
<QQ> 在 2025-06-14 上传 | 大小：229kb | 下载：0

[VHDL编程] CMU_verilog

说明：歐美某大學之verilog 語言介紹,包括設計方法與結構.-CMU introduced the verilog language, including design methods and structures.
<mis_hey> 在 2025-06-14 上传 | 大小：229kb | 下载：0

[VHDL编程] verilog_Carnegie_Mellon_University

说明：卡内基梅隆大学verilog讲义-verilog courseware of Carnegie Mellon University
<黄兴> 在 2025-06-14 上传 | 大小：229kb | 下载：0

[VHDL编程] rec

说明：用VerilogHDL编写的串口接收模块，可以综合。-VerilogHDL prepared with serial receiver module can be integrated.
<signalscut> 在 2025-06-14 上传 | 大小：229kb | 下载：0

[VHDL编程] ledwater

说明：这是个流水灯的文件，里面的程序是VERILOG语言编写的，很适合初学者使用-This is a water lamp documents, which the program is written in VERILOG, it is suitable for beginners
<maohuhua> 在 2025-06-14 上传 | 大小：229kb | 下载：0

[VHDL编程] vhdlEXAMPLE

说明：VHDL 的一些程序，看一下-VHDL
<TG> 在 2025-06-14 上传 | 大小：229kb | 下载：0

[VHDL编程] led_water

说明：Altera FPGA流水灯工程文件Verilog语言代码，作为入门级的参考程序-Altera FPGA Verilog flow light project files language code, as the entry-level reference program
<kiling> 在 2025-06-14 上传 | 大小：229kb | 下载：0

[VHDL编程] Desktop

说明：基于verilogHDL的程序编译，内为计数器实现0~-counte the number 0~999
<陈长友> 在 2025-06-14 上传 | 大小：229kb | 下载：0

[VHDL编程] cordic_latest.tar

说明：core cording using VHDL
<pokok> 在 2025-06-14 上传 | 大小：229kb | 下载：0