资源列表

« 1 2 ... .57 .58 .59 .60 .61 1962.63 .64 .65 .66 .67 ... 4310 »

[VHDL编程100vhdlexample

说明:vhdl的一些简单例子,适合初学者学习使用,大家互相指正-instantiate some simple examples, suitable for beginners to learn how to use so that we can correct
<伏杨> 在 2025-06-13 上传 | 大小:228kb | 下载:0

[VHDL编程61EDA_C45VHDL100

说明:vhdl100例子 vhdl100例子 -vhdl100 example vhdl100 example example vhdl100
<111> 在 2025-06-13 上传 | 大小:228kb | 下载:0

[VHDL编程CPLD-VGA

说明:有关verilog的硬件实现VGA设计的代码。-On the Verilog hardware design realize VGA code.
<qqq> 在 2025-06-13 上传 | 大小:228kb | 下载:0

[VHDL编程100vhdl

说明:VHDL常用实例,适合初学者,有计时器等常用例子-Common examples of VHDL, suitable for beginners, there are examples of commonly used timer, etc.
<xuxiaoling> 在 2025-06-13 上传 | 大小:228kb | 下载:0

[VHDL编程100vhdlexample

说明:100个关于VHDL的例子,比较适合初学者参考下。可以和自己平时写的比较比较。不要点数,大家都来免费下载哦-100 on the VHDL example, under the more appropriate reference for beginners. Can usually write their own comparison comparison. Do not point, we all come to a free download Oh
<周亮> 在 2025-06-13 上传 | 大小:228kb | 下载:0

[VHDL编程100vhdlEXAPLES

说明:100个VHDL例子的代码,完全拷贝,学习资料-100 VHDL code examples, full copies of learning materials
<bill> 在 2025-06-13 上传 | 大小:228kb | 下载:0

[VHDL编程vhdl_cx

说明:几十个VHDL源程序,可以学习借鉴,是初级程序员的好帮手。-Dozens of VHDL source code, you can learn from, is the primary programmer of a good helper.
<> 在 2025-06-13 上传 | 大小:228kb | 下载:0

[VHDL编程dengjingducepin

说明:等精度测频 FPGA程序,能实现很好的精度,最高大1HZ-FPGA, such as precision frequency measurement procedure, can achieve very good accuracy, the highest large 1Hz
<唐光敏> 在 2025-06-13 上传 | 大小:228kb | 下载:0

[VHDL编程TC241_VHDL

说明:
<heshousheng> 在 2025-06-13 上传 | 大小:228kb | 下载:0

[VHDL编程fpga_100_vhdl

说明:精心搜集总结的FPGA的vhdl语言的100个例程,供初学者分享-Summary of the FPGA carefully collected vhdl language of 100 routines for beginners to share
<张海建> 在 2025-06-13 上传 | 大小:228kb | 下载:0

[VHDL编程DDS

说明:DDS频率合成器(使用VHDL硬件描述语言,通过Altera QuartusII开发)-DDS frequency synthesizer (using VHDL hardware descr iption language, through the development of Altera QuartusII)
<刘磊> 在 2025-06-13 上传 | 大小:228kb | 下载:0

[VHDL编程p_s

说明:用Verilog HDL语言进行串并转换,并通过Quartus Ⅱ 功能仿真验证-Series with the Verilog HDL language and converted, and through functional simulation Quartus Ⅱ
<jabeile> 在 2025-06-13 上传 | 大小:228kb | 下载:0
« 1 2 ... .57 .58 .59 .60 .61 1962.63 .64 .65 .66 .67 ... 4310 »

源码中国 www.ymcn.org