[VHDL编程] uart2

说明：uart 通用异步接受机 编译环境为quartus-UART Universal Asynchronous Receiver and build environment for Quartus
<雷鸣> 在 2025-06-17 上传 | 大小：192kb | 下载：0

[VHDL编程] usb_2

说明：usb2的FPGA实现，verilog语句-usb2 FPGA, verilog statement
<lious> 在 2025-06-17 上传 | 大小：192kb | 下载：0

[VHDL编程] da1_test

说明：ad转换，采用Altera Cyclone FPGA (EP1C6-PQ240)芯片， 在QuartusII 9.0 下编译，有较好的参考价值，已通过测试。-ad conversion, using the Altera Cyclone FPGA (EP1C6-PQ240) chip, in QuartusII 9.0 compiler, a better reference value, has been tested.
<gxu> 在 2025-06-17 上传 | 大小：193kb | 下载：0

[VHDL编程] 8-bit-digital-scan-display-circuit

说明：利用FPGA，实现8位数码扫描显示电路。高效，实用。-Using FPGA, to achieve 8-bit digital scan display circuit. Efficient and practical.
<云龙> 在 2025-06-17 上传 | 大小：193kb | 下载：0

[VHDL编程] usb2.0_funct_ip

说明：一个USB2.0的IP核（详细verilog源码和文档），很不错的参考设计-A USB2.0 IP core (for details verilog source code and documentation), it is a good reference design
<苏贺鹏> 在 2025-06-17 上传 | 大小：193kb | 下载：0

[VHDL编程] VGAverilog

说明：Simple vga generator in verilog
<groao> 在 2025-06-17 上传 | 大小：193kb | 下载：0

[VHDL编程] testbench

说明：英文文章：testbench入门文档（xilinx的）,ise开发软件-introduce of testbench
<yanyuwei> 在 2025-06-17 上传 | 大小：193kb | 下载：0

[VHDL编程] xapp1064

说明：Source-Synchronous Serialization and Deserialization (up to 1050 Mb/s)
<tn> 在 2025-06-17 上传 | 大小：193kb | 下载：0

[VHDL编程] chenyu--chengxu

说明：利用verilog语言编写的RS232转换到RS485程序，实现总线通信-Verilog language converted to RS485 RS232 bus communication
<张思文> 在 2025-06-17 上传 | 大小：193kb | 下载：0

[VHDL编程] beep

说明：利用vhdl语言控制蜂鸣器发出指定频率的音律.-by means of vhdl ,to tell us how to control beeper to produce designated frequencies sounds.
<Youngsun chao> 在 2025-06-17 上传 | 大小：193kb | 下载：0

[VHDL编程] IEEE-Std-1076.6-1999-VHDL-RTL-Synthesis

说明：IEEE Std 1076.6-1999 VHDL RTL Synthesis
<max> 在 2025-06-17 上传 | 大小：193kb | 下载：0

[VHDL编程] double_closed_loop

说明：本程序是基于zynq_7000的FPGA的一个同步电机控制的平台，verilog语言-based on zynq_7000 fpga-MOTOR CONTROL
<葛明明> 在 2025-06-17 上传 | 大小：193kb | 下载：0