资源列表

« 1 2 ... .79 .80 .81 .82 .83 2084.85 .86 .87 .88 .89 ... 4310 »

[VHDL编程send

说明:用VerilogHDL编写的串口发送模块,可以综合。-VerilogHDL prepared using serial transmission module, can be integrated.
<signalscut> 在 2025-06-18 上传 | 大小:192kb | 下载:0

[VHDL编程PWM_DA

说明:随着电子技术的发展,出现了多种PWM技术,其中包括:相电压控制PWM、脉宽PWM法、随机PWM、SPWM法、线电压控制PWM等,而在镍氢电池智能充电器中采用的脉宽PWM法,它是把每一脉冲宽度均相等的脉冲列作为PWM波形,通过改变脉冲列的周期可以调频,改变脉冲的宽度或占空比可以调压,采用适当控制方法即可使电压与频率协调变化。可以通过调整PWM的周期、PWM的占空比而达到控制充电电流的目的。-With the development of electronic technology, a varie
<> 在 2025-06-18 上传 | 大小:192kb | 下载:0

[VHDL编程suoweimiamasuo

说明:多位数字密码锁,希望对大家编写程序有所帮助-duoweimiamasuo
<钟佳琦> 在 2025-06-18 上传 | 大小:192kb | 下载:0

[VHDL编程lcd_time

说明:一个基于VHDL的多功能数字钟设计,能在LCD上显示时间,调整时间,整点报时,音乐为美妙的梁祝。-A VHDL-based design of multi-functional digital clock that can display time in the LCD, adjust the time, the whole point of time, music was wonderful Butterfly Lovers.
<周殿凤> 在 2025-06-18 上传 | 大小:192kb | 下载:0

[VHDL编程PWM_DA

说明:可以产生PWM波形文件 ,熟悉基于FPGA的开发流程 自己写的程序-PWM waveform files can be generated, FPGA-based development process familiar to write their own programs
<冯超> 在 2025-06-18 上传 | 大小:192kb | 下载:0

[VHDL编程xiao

说明:四选一选择器的verilog实现!希望有用-Four selected to achieve a selector verilog! Hope that useful
<cj> 在 2025-06-18 上传 | 大小:192kb | 下载:0

[VHDL编程handshake

说明:AMBA 3 AXI handshake protocol. Verilog platform. master and slave.
<nodeity> 在 2025-06-18 上传 | 大小:192kb | 下载:0

[VHDL编程DDR2_8bit

说明:
<田云钧> 在 2025-06-18 上传 | 大小:192kb | 下载:0

[VHDL编程PXI_Module_Description

说明:PXI Module Descr iptionFile Specification PCI eXtensions for Instrumentation An Implementation of PXI Module Descr iption File Specification Rev. 1.0 9/25/2003 PXI-4 Revision 1.0
<li_yonghao> 在 2025-06-18 上传 | 大小:192kb | 下载:0

[VHDL编程Intelligence-contest-for-vies

说明:智能竞赛抢答器的FPGA实现,包括设计要求,设计思路,设计源代码,设计仿真结果。-Responder Smart contest the FPGA implementation, including design requirements, design ideas, design source code, design and simulation results.
<csh> 在 2025-06-18 上传 | 大小:192kb | 下载:1

[VHDL编程Jshuqi

说明:基于VHDL原理图实现的计数器 时钟晶振为48MHZ -Schematic-based VHDL implementation of the counter clock oscillator is 48MHZ
<张帝> 在 2025-06-18 上传 | 大小:192kb | 下载:0

[VHDL编程automatic-elevator

说明:使用VHDL语言编写的基于FPGA的自动升降电梯控制器-VHDL language using FPGA-based controller of automatic elevators
<riluonanshan> 在 2025-06-18 上传 | 大小:192kb | 下载:0
« 1 2 ... .79 .80 .81 .82 .83 2084.85 .86 .87 .88 .89 ... 4310 »

源码中国 www.ymcn.org