[VHDL编程] cpld

说明：This file is gotten from the web.
<liu> 在 2025-05-30 上传 | 大小：191kb | 下载：0

[VHDL编程] fpga-spi-to-uart

说明：FPGA的SPI转多路UART / 485-spi to uart or 485
<123> 在 2025-05-30 上传 | 大小：192kb | 下载：0

[VHDL编程] EDA-test-models

说明：EDA实验中用到的常用模块周立功程序资料参考-Commonly used in the experiment module EDA
<yhs402> 在 2025-05-30 上传 | 大小：191kb | 下载：0

[VHDL编程] status-code

说明：基于FPGA的简单状态机程序，非常适合初级菜鸟学习使用入门程序，欢迎大家下载学习-A simple state machine based on FPGA procedures, very suitable for learning to use primary rookie entry procedures, are welcome to download the learning
<zhang yang> 在 2025-05-30 上传 | 大小：192kb | 下载：0

[VHDL编程] UART-master

说明：UART通讯接口verilog代码实现，uart_tx子模块和uart_rx子模块，包含详细testbench-UART interface verilog code, uart_tx、uart_rx， testbench
<lv> 在 2025-05-30 上传 | 大小：192kb | 下载：0

[VHDL编程] uartverilog

说明：FPGA利用串口、FIFO实现串口收发数据(FPGA using serial port, FIFO serial transceiver data)
<mzl127 > 在 2025-05-30 上传 | 大小：192kb | 下载：0

[VHDL编程] Sevensegnemt

说明：Seven Segment Decode And Display All HEX,VHDL, Spartan 3E, Nexys 2
<sidpokhrel > 在 2025-05-30 上传 | 大小：192kb | 下载：0

[VHDL编程] s3e_pin

说明：a light weight IP for ethernet communication
<eng_mohamed > 在 2025-05-30 上传 | 大小：192kb | 下载：0

[VHDL编程] VERILOG_USB2.0源代码

说明：基于verilog针对CY68013开发的USB通信程序(USB communication program based on Verilog for CY68013 development)
<哈哈凸> 在 2025-05-30 上传 | 大小：192kb | 下载：0

[VHDL编程] uart_txd

说明：用VHDL实现的串口数据发送模块。使用的软件为ISE和modelsim。(Serial data transmission module implemented with VHDL.The software used is ISE and modelsim.)
<xdytf> 在 2025-05-30 上传 | 大小：192kb | 下载：0

[VHDL编程] lab2

说明：lab 2:Getting Started with Xilinx System Generator
<mohsaber> 在 2025-05-30 上传 | 大小：192kb | 下载：0

[VHDL编程] 08167129pllverilog

说明：PLL CONFIGUARTION USING FOAGA IN VERILOG LANGUAGE
<nassrou> 在 2025-05-30 上传 | 大小：192kb | 下载：0