[VHDL编程] divid_frequency_7

说明：实现对输入时钟的7分频处理。使用计数器，对输入时钟进行了分频，但这样存在缺陷，有可能造成输出时钟的不稳定。-Seven points of the input clock frequency processing. Counter, on the clock input of a frequency dividing, but such defects, it may cause instability of the output clock.
<李丽> 在 2025-06-15 上传 | 大小：154kb | 下载：0

[VHDL编程] RAM-Module

说明：Random Access Memory Module
<Praveen Andrew> 在 2025-06-15 上传 | 大小：154kb | 下载：0

[VHDL编程] DATA_16QAM_MAP

说明：verilog语言实现，在OFDM系统发射端，实现符号的16QAM映射-verilog language, the transmitter OFDM systems 16QAM symbol mapping
<chenyi> 在 2025-06-15 上传 | 大小：154kb | 下载：0

[VHDL编程] ZIDONGSHOUHUOJI

说明：QUARTUS平台下，VHDL编写的自动售货机源代码。基于ALTERA MAX系列FPGA开发板。绝对原创。-QUARTUS platform, VHDL source code written in vending machines. Based ALTERA MAX Series FPGA development board. Absolutely original.
<石同享> 在 2025-06-15 上传 | 大小：154kb | 下载：0

[VHDL编程] Example3

说明：一个基于FPGA的计数器的小程序，定义时钟、异步复位、同步使能信号，计算结果。-An FPGA-based counter applet, define the clock, asynchronous reset, synchronous enable signal, the calculation results.
<卢进> 在 2025-06-15 上传 | 大小：154kb | 下载：0

[VHDL编程] bing-to-cuan

说明：基于VERILOG的并行转串行程序-Based on the parallel to serial procedures VERILOG
<maowentao> 在 2025-06-15 上传 | 大小：154kb | 下载：0

[VHDL编程] syn_cnter_4

说明：四位计数器，VHDL版，基于cpld EPM570芯片-The four bit counter, VHDL version, EPM570 chip based on CPLD
<HAM> 在 2025-06-15 上传 | 大小：154kb | 下载：0

[VHDL编程] banjian

说明：完成一个1位全减器的设计。以全减器为元件程序完成8位减法器设计。-Completed a one minus the whole design. Full reduction is to complete eight subtraction element program design.
<zwq> 在 2025-06-15 上传 | 大小：154kb | 下载：0

[VHDL编程] 123

说明：配置CPLD的引脚，控制LED灯，实现霓虹灯的效果。-CPLD program
<zuonan> 在 2025-06-15 上传 | 大小：154kb | 下载：0

[VHDL编程] CMI

说明：CMI编码原理图，可以通过对m5随即序列进行编码和解码(CMI is designed for m5 random list, which is should in the project, and it can decode it and get the original m5 list)
<邵成武 > 在 2025-06-15 上传 | 大小：154kb | 下载：0

[VHDL编程] DE2

说明：ALTERA官方板子DE2官方代码，芯片是EP2C35F672C6N，官方经典历程,(ALTERA official board DE2 official code, the chip is EP2C35F672C6N)
<蜂蜜柚子 > 在 2025-06-15 上传 | 大小：154kb | 下载：0

[VHDL编程] VerilogHDL的135个经典设计实例

说明：Verilog HDL编程设计学习程序例子，含详细说明(Verilog HDL programming design learning examples, including detailed descr iption)
<斯文小卡 > 在 2025-06-15 上传 | 大小：154kb | 下载：0