[VHDL编程] verilog4

说明：werilog语言中关于 组合逻辑时序逻辑的表达-werilog language on the combinational logic temporal logic expression
<隋学伟> 在 2025-06-17 上传 | 大小：190kb | 下载：0

[VHDL编程] ch1

说明：cpld/fpga概述以及硬件描述语言设计的一些概念-cpld/fpga outlined as well as the hardware descr iption language design some of the concepts
<> 在 2025-06-17 上传 | 大小：190kb | 下载：0

[VHDL编程] seqdet2

说明：状态机实现序列检测VerilogHDL及其仿真-State machine implementation sequence VerilogHDL Detect and Simulation
<王军> 在 2025-06-17 上传 | 大小：190kb | 下载：0

[VHDL编程] fpga

说明：无线光通信技术具有通信容量大、传输速率高等众多优点, 在许多场合都有重要的应用, 是现代通信技术研究的一个热点。由于脉冲位置调制 ( PPM ) 有较高的平均功率利用率和抗干扰能力, 故 PPM是无线光通信系统中常用的调制方式。在研究 PPM调制技术的基础上, 就基于 FPG A的无线光通信 PPM调制系统进行设计, 并用 V H D L语言完成了系统的设计和仿真。仿真结果表明, 该设计具有正确性和合理性。-Wireless optical communication technology ha
<朱雯> 在 2025-06-17 上传 | 大小：190kb | 下载：0

[VHDL编程] suanfa

说明：算法硬件实现，学习的好资料，来自北航夏宇闻老师，VERILOG。-Algorithm for hardware implementation, learning good information, hear from teachers BUAA Xia, VERILOG.
<LX> 在 2025-06-17 上传 | 大小：190kb | 下载：0

[VHDL编程] mmarm_EDACN

说明：用FPGA实现ARM嵌入式处理器功能的Verilog源码及说明-FPGA with embedded ARM processor to achieve the functional descr iption of Verilog source code and
<赵呈> 在 2025-06-17 上传 | 大小：190kb | 下载：0

[VHDL编程] MouseRefComp

说明：Xilinx Spartan3E 鼠标参考设计代码和相关介绍文档-Xilinx Spartan3E mouse refcomp
<wensor> 在 2025-06-17 上传 | 大小：190kb | 下载：0

[VHDL编程] SDRAM_controler_code

说明：SDRAM的verilog控制器代码极其仿真模块-The verilog code for SDRAM controller is extremely Simulation Module
<周仁杰> 在 2025-06-17 上传 | 大小：190kb | 下载：0

[VHDL编程] senduard_50m

说明：串口发送: 使用串口发送程序接收二进制码（9600波特率） ，用拨码开关控制发送二进制的高四位，按板上的第二个按钮，LED灯会相应的亮起，PC 会收到相应的数据-Serial port to send: Use the serial port to send a program to receive a binary code (9600 baud), with DIP switch control to send binary high-4, according to board the
<panda> 在 2025-06-17 上传 | 大小：190kb | 下载：0

[VHDL编程] light

说明：流水灯控制，可以完成CPLD按键控制灯和LED工作-Water light control, you can complete the CPLD control buttons and LED work light
<jinsijia> 在 2025-06-17 上传 | 大小：190kb | 下载：0

[VHDL编程] 8-bit-Multiplier

说明：Multiplication is performed in three stages. After reset, the 8-bit operands are “loaded” and the product register is set to zero. In the second stage, s1, the actual serial-parallel multiplication takes place. In the third step, s2, the product is t
<hooman hematkhah> 在 2025-06-17 上传 | 大小：189kb | 下载：0

[VHDL编程] crc16_demo_20160425_512Byte

说明：并行输入任意字节，两种国际标准的CRC16，循环冗余校验，生成多项式为8005或者1202两种国标，生成并行16为校验码，准确适用，亲测工程应用-Enter any byte parallel two international standard CRC16, cyclic redundancy check generator polynomial for the 8005 or 1202 two kinds GB, 16 generate parallel code verification,
<贾俊超> 在 2025-06-17 上传 | 大小：189kb | 下载：0