[VHDL编程] Design_of_Programmable_Music_Generator

说明：根据音乐发生的机理，将复杂可编程逻辑器件作为发生音乐的核心器件，用高速集成电路硬件描述语言编程描述发生的音乐乐谱，配合周边硬件电路，由电声转换发声器接收信号，从而发出音乐声，实验表明，采用该方法设计的音乐发生器成本低、修改方便-Music took place in accordance with the mechanism of complex programmable logic device, as occurred in the core of music devices, with h
<shenshunan> 在 2025-06-16 上传 | 大小：189kb | 下载：0

[VHDL编程] xapp529_6_2

说明：一些有用的IP核，本人也是刚涉及FPGA到开发，特别希望前辈们能够共享一些关于图像处理方面的IP核-Some useful IP core, and I was just involved in FPGA to development, particularly the older generation to share some information about aspects of image processing IP core
<erke> 在 2025-06-16 上传 | 大小：189kb | 下载：0

[VHDL编程] oc_i2c_master

说明：I2C core,经过验证可以在SOPC上运行的IP核-I2C core, verified SOPC can run on IP nuclear
<zj> 在 2025-06-16 上传 | 大小：189kb | 下载：0

[VHDL编程] Receiver

说明：UART Receiver Verilog Code
<gunkaragoz> 在 2025-06-16 上传 | 大小：189kb | 下载：0

[VHDL编程] Phase_Tracking

说明：OFDM系统中的相位跟踪模块（Phase_Tracking）的FPGA实现-Phase_Tracking in OFDM sysytems
<dahai> 在 2025-06-16 上传 | 大小：189kb | 下载：0

[VHDL编程] weitongbu

说明：关于锁相法位同步的VHDL实现，包括BLOCK图。-failed to translate
<Gina> 在 2025-06-16 上传 | 大小：189kb | 下载：0

[VHDL编程] freqtest

说明：对复杂大规模可编程器件的特点，提出了一种新的数字频率计的实现方法。在QutusⅡ开发软件环境下，采用硬件编程语言VHDL，实现了数字频率计的设计。经过仿真，并下载验证。能够实现测频功能。-The complex features of large-scale programmable devices, a new realization method of digital frequency meter. In Qutus Ⅱ software development environment,
<依然> 在 2025-06-16 上传 | 大小：189kb | 下载：0

[VHDL编程] Average

说明：利用ISE软件编写的求平均数的verilog程序，可以用来求平均数，用来对信号幅度的平均值进行计算-ISE software written request using the average of the verilog program can be used to seek the average used to calculate the average amplitude of the signal
<蜡笔> 在 2025-06-16 上传 | 大小：189kb | 下载：0

[VHDL编程] 20044934

说明：直流电机的pwm驱动程序，可以实现最简单的无刷电机驱动-DC motor driver pwm, can achieve the most simple brushless motor drive
<刘业超> 在 2025-06-16 上传 | 大小：189kb | 下载：0

[VHDL编程] daima

说明：带有同步并行预置功能的8位左移移位寄存器-Preset function in parallel with synchronous 8-bit left shift register
<张敏> 在 2025-06-16 上传 | 大小：189kb | 下载：0

[VHDL编程] lroberts_Project_Final_Report

说明：verilog code of my final project that is slot machine game.
<zeshan> 在 2025-06-16 上传 | 大小：189kb | 下载：0

[VHDL编程] State-machine

说明：实现了一个简单状态机的转换功能，用Verilog语言。-State machine implements a simple conversion function, with the Verilog language.
<赵振> 在 2025-06-16 上传 | 大小：189kb | 下载：0