[VHDL编程] add-an-IP-to-EDK-hardware-design

说明：EXCD-1 可编程片上系统 实验例程中的EDK部分 功能：添加一个IP 到硬件设计-EXCD-1 programmable system on chip experimental part of the routine to add an IP to EDK hardware design
<魏帅> 在 2025-11-22 上传 | 大小：3.99mb | 下载：0

[VHDL编程] Custom-IP-to-a-hardware-design

说明：EXCD-1 可编程片上系统 实验例程 EDK部分 功能：定制一个IP 到硬件设计-EXCD-1 programmable system on chip test routines EDK some of the features: a custom IP to hardware design
<魏帅> 在 2025-11-22 上传 | 大小：4.08mb | 下载：0

[VHDL编程] Write-applications

说明： EXCD-1 可编程片上系统 实验例程 EDK部分 功能：编写应用程序-EXCD-1 Programmable System on Chip experiments EDK part of the routine functions: to write applications
<魏帅> 在 2025-11-22 上传 | 大小：4.24mb | 下载：0

[VHDL编程] CHIPSCOPE-to-use-the-SDK-tools-

说明：EXCD-1 可编程片上系统 实验例程 EDK部分 功能：使用SDK 工具和CHIPSCOPE 进行软硬件协同调试-CHIPSCOPE to use the SDK tools and hardware and software co-debugging
<魏帅> 在 2025-11-22 上传 | 大小：6.98mb | 下载：0

[VHDL编程] I2C

说明：此程序是对I2C总线利用的程序它可以将要保存的数据写进24c0x中，且提供了一个字节写入和联续八个字节写入的功能，和一个字节读出和联续八个字节读出的功能-This program is a program to use the I2C bus can save the data to be written into the 24c0x in, and provides a byte write and United continued to write eight bytes of the fu
<赵云> 在 2025-11-22 上传 | 大小：19kb | 下载：0

[VHDL编程] mc8051_test

说明：在FPGA上嵌入51内核，通过修改可以直接在板子上使用的。-FPGA to 51, through the modified kernel embedded can be directly in the board of use.
< lijianchen> 在 2025-11-22 上传 | 大小：637kb | 下载：0

[VHDL编程] 05d

说明：这是采用fpga来实现05年题目简易逻辑分析仪，已经通过实物验证-This is used to achieve the 2005 title fpga Simple logic analyzer has been verified through physical
<dzn> 在 2025-11-22 上传 | 大小：408kb | 下载：0

[VHDL编程] 97B

说明：这是电子设计大赛的97年b题简易数字频率计的fpga一种做法。-This is Electronic Design Competition 1997 b problem simple digital frequency meter fpga practice.
<dzn> 在 2025-11-22 上传 | 大小：471kb | 下载：0

[VHDL编程] jiyuVHDLshizhongchengxu

说明：基于VHDL的时钟、正弦波和方波实验报告-VHDL-based clock, sine and square wave experiment report
<曾斌> 在 2025-11-22 上传 | 大小：709kb | 下载：0

[VHDL编程] DDS_SIN_TRI_BOX

说明：利用FPGA实现DDS，可输出正弦波，输出频率可调.-FPGA implementation using DDS, sine wave output, the output frequency is adjustable.
<曾斌> 在 2025-11-22 上传 | 大小：572kb | 下载：0

[VHDL编程] Verilog

说明：基于Quartus II 9.0 (32-Bit)的Verilog语言时钟程序，五个独立按键分别可调十分秒的加减和确定，此程序通过硬件调试成功。-Based on Quartus II 9.0 (32-Bit) of the Verilog language, clock, five independent second key addition and subtraction, respectively, is adjustable and determined the success of
<曾斌> 在 2025-11-22 上传 | 大小：4.1mb | 下载：0

[VHDL编程] urat2

说明：本模块的功能是验证实现和PC机进行基本的串口通信的功能。有注释-This is to verify the function module and the PC machine to achieve the basic serial communication function.
<张杰> 在 2025-11-22 上传 | 大小：3kb | 下载：0