[VHDL编程] I2c Core IP 核

说明：可在SOPC中运行的IP核，经过系统验证
<waving719> 在 2008-12-26 上传 | 大小：188.56kb | 下载：0

[VHDL编程] LCD数字钟

说明：图形显示的数字钟实验，12864显示
<wangying05@hotmail.com> 在 2010-10-15 上传 | 大小：188.17kb | 下载：0

[VHDL编程] CH9CH4CH2CH1VHDL 数字电路参考书所有程序9

说明：CH4CH2CH1VHDL 数字电路参考书所有程序9-CH4CH2CH1VHDL digital circuit reference all proceedings 9
<胡计划> 在 2025-06-15 上传 | 大小：189kb | 下载：0

[VHDL编程] usb11_systemc

说明：USB 1.1 PHY的代码，systemc语言 USB 1.1 PHY的代码，systemc语言,包括基于systemc语言的testbench ，和相关的doc文档-USB 1.1 PHY code systemc language USB 1.1 PHY code, systemc languages, including systemc based testbench language, doc and related documents
<里晓军> 在 2025-06-15 上传 | 大小：189kb | 下载：0

[VHDL编程] PWM_DCmotorControl

说明：基于VHDL的直流电机的PWM控制程序。-The VHDL-based DC motor PWM control procedures.
<luoqianyou> 在 2025-06-15 上传 | 大小：189kb | 下载：0

[VHDL编程] vga

说明：一个VHDL产生的VGA彩条信号程序，希望可以对你有帮助！-VHDL generated by a VGA color signal process, I hope you can help!
<白杨> 在 2025-06-15 上传 | 大小：189kb | 下载：0

[VHDL编程] xor_mul

说明：使用列表法，VHDL语言实现的基于多项式基的有限域乘法器，用于AES算法等对有限域乘法有要求的算法-The use of a list of law, VHDL language based polynomial-based finite field multiplier, for the AES algorithm, such as finite field multiplication algorithm has requested
<zxzx> 在 2025-06-15 上传 | 大小：189kb | 下载：0

[VHDL编程] add

说明：加法器 用VerilogHDL实现加罗华域加法器-Used realize adder VerilogHDL Le Hua domain adder
<长空> 在 2025-06-15 上传 | 大小：189kb | 下载：0

[VHDL编程] flowled

说明：FPGA开发入门的Verilog HDL程序---流水灯,真实可用，验证通过，工程环境为Altera Quartus -FPGA development of Verilog HDL entry procedures- water lights, the real available, authentication is passed, the project environment for Altera Quartus
<renyong0801> 在 2025-06-15 上传 | 大小：189kb | 下载：0

[VHDL编程] senduard_50m

说明：利用VHDL实现CPLD（EPM240T100C5）的串口发送程序-Using VHDL realize CPLD (EPM240T100C5) Serial sending procedures
<ZXQ> 在 2025-06-15 上传 | 大小：189kb | 下载：0

[VHDL编程] state_machine

说明：同样是简单的MAX II编程，状态机顾名思义，0到8的循环显示，用到了数码管。(The same is a simple MAX II programming, the state machine as its name suggests, 0 to 8 of the cycle display, using the digital tube.)
<游子游荡 > 在 2025-06-15 上传 | 大小：188kb | 下载：0

[VHDL编程] dpll

说明：数字全锁相环的介绍文章，讲述了数字锁相环的实现原理和实现步骤(The introduction of the digital full phase locked loop is introduced, and the realization principle and the implementation steps of the digital phase locked loop are described)
<CrazyICer> 在 2025-06-15 上传 | 大小：188kb | 下载：0