[VHDL编程] S7_UART_FPGA

说明：这是一个FPGA的UART的带ROM的实际例子，已经调试完毕-This is a FPGA-ROM UART' s with practical examples, has completed commissioning
<steef> 在 2025-06-20 上传 | 大小：128kb | 下载：0

[VHDL编程] dianzhen

说明：256 级灰度LED 点阵屏显示原理及基于FPGA 的电路设计-256 grayscale screen display LED dot matrix theory and circuit design based on FPGA
<L> 在 2025-06-20 上传 | 大小：128kb | 下载：0

[VHDL编程] a_vhd_16550_uart_latest.tar

说明：it ia uart with all the features in it.
<alpa c trivedi> 在 2025-06-20 上传 | 大小：128kb | 下载：0

[VHDL编程] Verilog

说明：无线通信FPGA 一书中的verilog代码- verilog core
<林冠增> 在 2025-06-20 上传 | 大小：128kb | 下载：0

[VHDL编程] vhdl-basic-design-flowchar

说明：vhdl 基礎設計流程 包括一些基本描述語言架構-vhdl basic design flowchar Including some of the basic architecture descr iption language
<CJWU> 在 2025-06-20 上传 | 大小：128kb | 下载：0

[VHDL编程] calculator--EDA

说明：EDA可编程逻辑设计 设计一个简易十进制以内的计算器 可以利用按键和数码管作为计算器的输入和输出，能完成十以内的整数的加、减、乘、除（商和余数）运算，预算结果可以是正/负数，结果的绝对值可以超过十，且能够正确显示。-EDA design of programmable logic to design a simple decimal calculator can be used within the tube as the calculator keys and digital inputs a
<zhouminyan> 在 2025-06-20 上传 | 大小：128kb | 下载：0

[VHDL编程] MSB_search_verilog

说明：使用Verilog实现16位数据最高有效位的查找-use verilog to search msb of 16 bits data
<fc> 在 2025-06-20 上传 | 大小：128kb | 下载：0

[VHDL编程] 04_FPGA_Architecture

说明：fpga architecture is thete in the document
<santhi> 在 2025-06-20 上传 | 大小：128kb | 下载：0

[VHDL编程] programinc

说明：It is the source code of 8051 microcontroller kit. This coding helps us to interface LED, sevensegment, LCD to microcontroller 8051. This coding also help u to understand the tutorial of 8051 microcontroller-It is the the source code of 8051 microcon
<ridhi> 在 2025-06-20 上传 | 大小：128kb | 下载：0

[VHDL编程] LED

说明：七段LED显示电路的设计，很好的利用数码管，达到LED灯的亮与灭。-These seven LED display circuit design, good use of digital tube, reach the light of LED lights and destroy.
<春霞 > 在 2025-06-20 上传 | 大小：128kb | 下载：0

[VHDL编程] 1

说明：2选1 Verilog 语言的编程 环境是Quartus II 6.0 -2 choose 1 Verilog language programming environment is Quartus II 6
<周波> 在 2025-06-20 上传 | 大小：128kb | 下载：0

[VHDL编程] assg-8-(barrel-shifter)-final

说明： Barrel shifter IN VHLD , using structural modelling
<milind> 在 2025-06-20 上传 | 大小：128kb | 下载：0