[VHDL编程] VHDLchufaqi

说明：MAXPLUS2 自己编写的VHDL 4位除法器-MAXPLUS2 prepare themselves VHDL four Divider
<刘建> 在 2025-06-21 上传 | 大小：126kb | 下载：0

[VHDL编程] vga1

说明：vga显示代码,里面有ise工程文件,是直接调过去的,大家下载下来吧-vga display code, which has ise project file is transferred directly past, everyone download it
<萧勇> 在 2025-06-21 上传 | 大小：126kb | 下载：0

[VHDL编程] TLC5510

说明：altera Quartus II TLC晶片控制 可控制暫存器，手動調整內碼。 (含電路) -altera Quartus II TLC chip control registers can be controlled manually adjust the code. (With circuit)
<陳小龍> 在 2025-06-21 上传 | 大小：126kb | 下载：0

[VHDL编程] erweiDCT

说明：一种改进的一维DCT方案设计与实现,采用VHDL实现,DCT以及IDCT-A one-dimensional DCT to improve program design and implementation using VHDL realize, DCT and IDCT
<小金> 在 2025-06-21 上传 | 大小：126kb | 下载：0

[VHDL编程] LVDS

说明：以LVDS设计为例学习ISE中的时序分析以及低层布局器的使用方法 在底层布局器中对LVDS管脚进行约束的方法，底层布局器设计流程，底层布局器中的位置约束，时序分析器的使用方法，时序改进向导的使用等.-LVDS design for example to study the timing analysis ISE as well as the use of low-level device layout method in the bottom of the layout of LVDS devi
< 程凯> 在 2025-06-21 上传 | 大小：126kb | 下载：0

[VHDL编程] verilog_risc

说明：RISC状态机由三个功能单元构成：处理器、控制器和存储器。 RISC状态机经优化可实现高效的流水线操作。 RISC 中的数据线为16位。 在数据存储器中的0到15的位置放置16个随机数，求16个数的和，放在数据存储器的16、17的位置，高位在前 对这16个数进行排序，从大到小放置在18到33的位置 求出前16个数的平均数，放在34的位置 基本指令有NOP, ADD, SUB, AND, RD, WR, BR,BC。 因为采用16位指令，有扩充的余地。-RISC
<lyn> 在 2025-06-21 上传 | 大小：126kb | 下载：0

[VHDL编程] vga

说明：使用方法： vga编程,拷贝到硬盘，用ISE打开工程文件即可-Usage: vga programming, copied to the hard drive, open the project file with ISE can
<yhz> 在 2025-06-21 上传 | 大小：126kb | 下载：0

[VHDL编程] S1_38yima

说明：对于学习三八译码器有很大帮助，里面的资料是相当有用的-Thirty-eight decoder for learning are very helpful, inside information is very useful
<刘健> 在 2025-06-21 上传 | 大小：127kb | 下载：0

[VHDL编程] eeprom_test

说明：eeprom的读写程序 veriloghdl实现 基于xilinxsparten6-eeprom literacy program veriloghdl Based xilinxsparten6
<dongshi> 在 2025-06-21 上传 | 大小：127kb | 下载：0

[VHDL编程] 遥控器编码电路

说明：该代码根据时序图，采用verilog代码实现了遥控器编码电路的功能。(The code according to the timing diagram, using Verilog code to achieve the function of the encoding circuit of the remote controller.)
<yuguofang > 在 2025-06-21 上传 | 大小：127kb | 下载：0

[VHDL编程] RS232

说明：基于altera MAX II,实现与上位机间的rs232串口通信。(Based on Altera MAX II, the RS232 serial communication between the host computer and the host computer is realized)
<yellowdog> 在 2025-06-21 上传 | 大小：127kb | 下载：0

[VHDL编程] eetop.cn_利用FPGA实现浮点运算的verilog代码

说明：计算机里整数和小数形式就是按普通格式进行存储，例如1024、3.1415926等等，这个没什么特点，但是这样的数精度不高，表达也不够全面，为了能够有一种数的通用表示法，就发明了浮点数。 浮点数的表示形式有点像科学计数法（*.*****×10^***），它的表示形式是0.*****×10^***，在计算机中的形式为 .***** e ±***），其中前面的星号代表定点小数，也就是整数部分为0的纯小数，后面的指数部分是定点整数。利用这样的形式就能表示出任意一个整数和小数，例如1024就能表示成0.
<哒啦啦啦> 在 2025-06-21 上传 | 大小：127kb | 下载：0