[VHDL编程] jiafa

说明：基于QUTER的VHDL言语的加法器设计-Based on the words of the QUTER VHDL adder design
<shenlina> 在 2025-06-21 上传 | 大小：126kb | 下载：0

[VHDL编程] vga

说明：基于verilog的VGA接口详细设计，包括控制器设计-Based verilog VGA design
<xinghe> 在 2025-06-21 上传 | 大小：126kb | 下载：0

[VHDL编程] seg7_move

说明：用VHDL语言编写的数码管动态显示程序，已经调试可用。-Digital dynamic display using VHDL language program debugging has been available.
<吴达> 在 2025-06-21 上传 | 大小：126kb | 下载：0

[VHDL编程] 138

说明：74138译码器，以模块输入形式，实现时序仿真和功能仿真。-The simulation example of 138
<beginner> 在 2025-06-21 上传 | 大小：126kb | 下载：0

[VHDL编程] three2eight

说明：用vrilog语言写的一个三八译码器，当一个选通端（G1）为高电平，另两个选通端（/(G2A)和/(G2B)）为低电平时，可将地址端（A、B、C）的二进制编码在一个对应的输出端以低电平译出。-Write the language VRILOG a thirty-eight of the decoder, when a strobe terminal (G1) is high, another two strobe terminal (/ (G2A)/(G2B)) is low, the addr
<阿盘> 在 2025-06-21 上传 | 大小：126kb | 下载：0

[VHDL编程] DE2_115_i2sound

说明：这个代码主要基于VHDL来实现了录音功能。-This code mainly realises the recording function based on the VHDL
<罗乃好> 在 2025-06-21 上传 | 大小：126kb | 下载：0

[VHDL编程] zongxianchuanshu

说明：湖南大学总线传输实验 原理图及仿真结果-Hunan University bus transfer experimental experimental schematics and simulation results
<肖倩> 在 2025-06-21 上传 | 大小：126kb | 下载：0

[VHDL编程] DE2_115_i2sound

说明：Simple FPGA karaoke machine, that usi Microphone-in, line-in and line-out on DE2-115 board to mix two audio streams realtime
<KWIer> 在 2025-06-21 上传 | 大小：126kb | 下载：1

[VHDL编程] modelsimPdebussy-batch-processing

说明：内容包括采用Windows批处理方式高效执行Verilog仿真验证的方法，采用Modelsim+debussy联合仿真，里面包含一个加法器实例，批处理文件，仿真指令等。-Included with Windows batch efficient implementation of Verilog simulation method, using Modelsim+debussy co-simulation, which contains an example of an adder, batch
<唐攀> 在 2025-06-21 上传 | 大小：126kb | 下载：0

[VHDL编程] VHDL_Source

说明：SLC1657 core，一款兼容PIC16c57的MCU内核代码-SLC1657 core which is well compatible with PIC16C57 microcontroller.
<Scott.Ye> 在 2025-06-21 上传 | 大小：126kb | 下载：0

[VHDL编程] full_adder

说明：design full adder by vhdl
<Ali> 在 2025-06-21 上传 | 大小：126kb | 下载：0

[VHDL编程] CNT10

说明：用VHDL编写的10进制计数器，教学实例内容，在Quartus II 8.1下编译成功。-Using VHDL 10 binary counter, teaching examples content in Quartus II 8.1 compiled successfully.
<泠血> 在 2025-06-21 上传 | 大小：126kb | 下载：0