[VHDL编程] plj

说明：基于FPGA的等精度数字频率计实现等精度的频率计-To achieve precision frequency meter, etc.
<wangyuansong> 在 2025-06-21 上传 | 大小：120kb | 下载：0

[VHDL编程] voltage

说明：通过FPGA 控制实现数字电压表的设计，用VHDL实现，编写源代码-FPGA control through the digital voltage meter design, the realization of VHDL, the preparation of the source code
<sunruili> 在 2025-06-21 上传 | 大小：120kb | 下载：0

[VHDL编程] Frequency_measurement_using_the_principle_of_accur

说明：采用等精度测频原理的频率计的程序代码，含有详细说明。-Frequency measurement using the principle of accuracy, such as the frequency of program code, which contains a detailed descr iption.
<> 在 2025-06-21 上传 | 大小：120kb | 下载：0

[VHDL编程] bijiaoqi

说明：用Verilog编写的四位比较器，程序调试运行没有任何问题。-Written using Verilog four comparators, program debugging run without any problem.
<韩瑞> 在 2025-06-21 上传 | 大小：120kb | 下载：0

[VHDL编程] ByteBlasterII

说明：Altera ByteBlaster II 下载电缆制做说明-Altera ByteBlaster II download cable system, so note
<www> 在 2025-06-21 上传 | 大小：120kb | 下载：0

[VHDL编程] pll_code

说明：全数字锁相环的verilog源代码-全数字锁相环的verilog源代码
<jack> 在 2025-06-21 上传 | 大小：120kb | 下载：0

[VHDL编程] TechXclusives-GetYourPrioritiesRight

说明：Xilinx FPGA make 50 smaller-Xilinx FPGA make 50 smaller
<Kraja> 在 2025-06-21 上传 | 大小：120kb | 下载：0

[VHDL编程] halfadder

说明：single bit half adder
<law> 在 2025-06-21 上传 | 大小：120kb | 下载：0

[VHDL编程] cr_counter

说明：视频图像的行列计数器基于VHDL的实现，已经调试仿真通过-Video images VHDL-based implementation of the ranks of the counter has been adopted debugging emulator
<刘文英> 在 2025-06-21 上传 | 大小：120kb | 下载：0

[VHDL编程] manch

说明：该文件是一个完整的工程文件，用VerilogHDL语言编写，包括曼彻斯特编码器的设计文件和仿真测试文件以及解码器的设计文件和仿真测试文件。在Modelsim中仿真测试通过。-The document is a complete project file, with VerilogHDL languages, including the Manchester encoder design documents and simulation test files and decoder design
<dayu1994> 在 2025-06-21 上传 | 大小：120kb | 下载：1

[VHDL编程] cymometer

说明：8位十进制的频率计 有相关的波形仿真，对相应计数器的修改，可以实现任何进制（如8、16、32）的修改-8-bit decimal frequency include the relevant waveform simulation, the corresponding changes to the counter, any band can be achieved (eg, 8,16,32) changes
<李建兵> 在 2025-06-21 上传 | 大小：120kb | 下载：0

[VHDL编程] SEG7DEC

说明：七段BCD码显示译码器代码，共阴极LED-Seven-segment BCD decoder source code display, common cathode LED
<史忽> 在 2025-06-21 上传 | 大小：120kb | 下载：0