[VHDL编程] FPGA_two-way_IO

说明：FPGA Verilog,双向端口的研究,比较全,由ASSIGN和ALWAYS模块组成,测试可用-FPGA Verilog, bi-directional port studies comparing full-, and ALWAYS by ASSIGN modules, testing available
<鲍纯贝> 在 2025-06-22 上传 | 大小：113kb | 下载：0

[VHDL编程] BOOT

说明：基于VHDL语言对6713DSK片上cpld的控制-Based on the VHDL language on-chip CPLD 6713DSK control
<王鹏飞> 在 2025-06-22 上传 | 大小：113kb | 下载：0

[VHDL编程] songer-03_24

说明：
<ltianyang> 在 2025-06-22 上传 | 大小：113kb | 下载：0

[VHDL编程] seethefunctiondescribe

说明：FPGA中双向端口IO的研究.pdf。 和大家分享！^_^-FPGA in the study of bi-directional IO port. Pdf. And everyone to share! ^ _ ^
<whq> 在 2025-06-22 上传 | 大小：113kb | 下载：0

[VHDL编程] FPGAbi_ioreseach

说明：:针对现场可编程门阵列(FPGA)芯片的特点,研究FPGA中双向端口I/O的设计,同时给 出仿真初始化双向端口I/O的方法。采用这种双向端口的设计方法,选用Xilinx的Spartan2E芯片 设计一个多通道图像信号处理系统。-: For field programmable gate array (FPGA) chip features of FPGA in the bi-directional port I/O design, the simulation is initialize
<zhanyi> 在 2025-06-22 上传 | 大小：113kb | 下载：0

[VHDL编程] sdram_ver_134

说明：SDRAM控制器的源代码打包下载，不错不错值得-SDRAM controller source code pack download, well worth a good try
<jinyong> 在 2025-06-22 上传 | 大小：113kb | 下载：0

[VHDL编程] All_Digital_DC2DC_Converters_on_FPGA

说明：The FPGA can realize a more optimized Digital controller in DC/DC Converters when compare to DSPs. In this paper, based on the FPGA platform, The theoretical analysis, characteristics, simulation and design consideration are given. The methods to imp
<gsbnd> 在 2025-06-22 上传 | 大小：113kb | 下载：0

[VHDL编程] 33753129vhdl

说明：对数计算源程序，能够在FPGA中计算某数的对数-Determined on the basis of the source, calculated in the FPGA to a certain number of log
<hbei> 在 2025-06-22 上传 | 大小：113kb | 下载：0

[VHDL编程] dff

说明：关于DFF的FPGA实现，有VHDL源码-On the DFF of the FPGA implementation, there are VHDL source code
<123> 在 2025-06-22 上传 | 大小：113kb | 下载：0

[VHDL编程] fpgajpeg

说明：fpga实现图像的压缩，适合初学者，很快了解图像压缩和verilog-fpga to achieve image compression, suitable for beginners, will soon understand the image compression and verilog
<ares> 在 2025-06-22 上传 | 大小：113kb | 下载：0

[VHDL编程] sevensegment

说明：seven segment simple coding
<law> 在 2025-06-22 上传 | 大小：113kb | 下载：0

[VHDL编程] digitalpaobiao

说明：用Verilog HDL语言编写的数字跑表源程序，已经通过综合编译及仿真。-With the Verilog HDL source code written in digital stopwatch has been through a comprehensive compilation and simulation.
<匡匡> 在 2025-06-22 上传 | 大小：113kb | 下载：0