资源列表

« 1 2 ... .65 .66 .67 .68 .69 2370.71 .72 .73 .74 .75 ... 4310 »

[VHDL编程Sequence-detector

说明:VHDL环境下编写的序列检测器,当检测到设定序列时,硬件的提示灯会亮,也会发出警示音。-Sequence detector written in VHDL environment, when detected, set the sequence, the light will also alert tone hardware tips.
<孙佳婷> 在 2025-06-23 上传 | 大小:113kb | 下载:0

[VHDL编程VHDL-traffic-light

说明:VHDL源代码以及仿真结果,全面的 交通灯 (红绿灯)系统制作介绍,并附有代码注释-VHDL source code and simulation results, a comprehensive traffic lights (red light) system is introduced, and a code Notes
<文子> 在 2025-06-23 上传 | 大小:113kb | 下载:0

[VHDL编程altlvds_DesignExample_ex2

说明:在FPGA中调用LVDS核,其中包括仿真和源代码。-Using FPGA LVDS
<haifeng> 在 2025-06-23 上传 | 大小:113kb | 下载:0

[VHDL编程clk_div

说明:本程序使用vhdl语言编写,能够在ALTERA CPLD-EPM3128A平台上模拟出一个分频器。-This program written in vhdl language of ALTERA CPLD-EPM3128A platform to simulate a divider.
<cheng guanghui> 在 2025-06-23 上传 | 大小:113kb | 下载:0

[VHDL编程135geshili

说明:135个经典设计实例基于Verilog,经典实用-135 classic examples of design based on Verilog
<haha> 在 2025-06-23 上传 | 大小:113kb | 下载:0

[VHDL编程m_SSRG

说明:该工程设计了一个m序列扩频系统,电路的结构为SSRG结构,已通过仿真。-The engineering design of an m-sequence spread spectrum system, the circuit structure of the SSRG structure has been through the simulation.
<longdonghuo> 在 2025-06-23 上传 | 大小:113kb | 下载:0

[VHDL编程DE2_115_IR

说明:该代码在DE-2开发板上实现了红外线收发功能,值得借鉴。-The code achieves IR sender and trancever based on DE-2,It worth reading。
<罗乃好> 在 2025-06-23 上传 | 大小:113kb | 下载:0

[VHDL编程S5_UART

说明:utar串口通信,包括设计相关的文档和数据手册功能仿真目录 综合文件目录 所有的源文件 物理实现目录 -utar serial communication, including design documentation and data sheets related to functional simulation directory Comprehensive directory of all the physical implementation of the source files
<陈亮> 在 2025-06-23 上传 | 大小:113kb | 下载:0

[VHDL编程FPU

说明:32位单精度浮点运算单元,遵从IEEE 754标准,持浮点加、减、乘、除等运算。-32-bit single-precision floating-point unit;comply with the IEEE 754 standard;support floating-point add, subtract, multiply operations.
<gingercorn> 在 2025-06-23 上传 | 大小:113kb | 下载:0

[VHDL编程Verilog

说明:RAM ,IFFO实现字节的存储器设计,经过验证-RAM, IFFO bytes of memory design, proven
<an> 在 2025-06-23 上传 | 大小:113kb | 下载:0

[VHDL编程sequence_detecter

说明:sequence detector based on system verilog
<star> 在 2025-06-23 上传 | 大小:113kb | 下载:0

[VHDL编程jbi_22

说明:用于CPU模拟JTAG接口来配置altera的FPGA-jam player are used to configure altera fpga
<you> 在 2025-06-23 上传 | 大小:113kb | 下载:1
« 1 2 ... .65 .66 .67 .68 .69 2370.71 .72 .73 .74 .75 ... 4310 »

源码中国 www.ymcn.org