[VHDL编程] 64

说明：64位乘法器，超前进位的，大家看看，通过仿真的，verilog的-64-bit multiplier, bit-ahead, let us look at the adoption of simulation, verilog of
<> 在 2025-07-28 上传 | 大小：37kb | 下载：0

[VHDL编程] ethernet_tri_mode_rtl.tar

说明：以太网控制器verilog，含有mac,mii接口-Ethernet controller verilog, containing mac, mii interface
<> 在 2025-07-28 上传 | 大小：37kb | 下载：0

[VHDL编程] EXPT10_2_TENNIS

说明：用EP1C系列FPGA实现Tennis游戏的功能-Series FPGA using EP1C realize the function of Tennis Game
<Franklin> 在 2025-07-28 上传 | 大小：37kb | 下载：0

[VHDL编程] source

说明：verilog HDL example .many module .
<lijun> 在 2025-07-28 上传 | 大小：37kb | 下载：0

[VHDL编程] VHDL-SPI-Module.doc

说明：本spi参数化通讯模块是一个支持SPI串行通信协议从协议的SPI从接口。可通过改变参数设置传输的位数，由外部控制器给定脉冲控制传输。-The parameters of spi communication module is a support SPI serial communication protocol from the agreement from the SPI interface. By changing the parameter settings can be transmit
<> 在 2025-07-28 上传 | 大小：37kb | 下载：0

[VHDL编程] source

说明：使用VHDL语言基本应用的源代码，包括一些例题程序-The use of VHDL language basic application
<茹芳> 在 2025-07-28 上传 | 大小：37kb | 下载：0

[VHDL编程] VHDL

说明：PWM控制就是产生一定周期，占空比不同的方波信号，当占空比较大时，电机转速较高，否则电机转速较低。当采用FPGA产生PWM波形时，只需FPGA内部资源就可以实现，数字比较器的一端接设定值输出，另一端接线性递增计数器输出。当线性计数器的计数值小于设定值时输出低电平，当计数器大于设定值时输出高电平，这样就可通过改变设定值，产生占空比不同的方波信号，从而达到控制直流电机转速的目的。 直流电机控制电路主要由2部分组成，如图1所示：  FPGA中PWM脉宽调制信号产生电路； &
<袁玉佳> 在 2025-07-28 上传 | 大小：37kb | 下载：0

[VHDL编程] miller

说明：用ISE编写的VERILOG语言的米勒解码器的检测部分，检测四种解码信号。程序通过综合，但是仿真结果有点偏差，欢迎高手指点。-ISE prepared with VERILOG language detection decoder Miller of the four decoder signal detection. Procedures through an integrated, but the simulation results is biased and expert advice
<kinki> 在 2025-07-28 上传 | 大小：37kb | 下载：0

[VHDL编程] dvf

说明：利用VHDL语言实现数控分频，通过输入频率控制字来调整分频，输出不同的频率-NC VHDL language use frequency, through the input frequency control word to adjust the frequency, the output of different frequency
<dzt> 在 2025-07-28 上传 | 大小：37kb | 下载：0

[VHDL编程] filter_vhdl

说明：vhdl语言编写的fir和iir滤波器程序。在quartus上仿真通过。-vhdl language program fir and iir filters. Quartus adopted in the simulation.
<lmy> 在 2025-07-28 上传 | 大小：37kb | 下载：0

[VHDL编程] simpleDivider

说明：Divider，VHDL语言，硬件描述语言源码-Divider, VHDL language, VHDL source code
< 陳皇仁> 在 2025-07-28 上传 | 大小：37kb | 下载：0

[VHDL编程] EP1C3_12_10_PHAS_PLL

说明：这是一个描述pll定值的vhdl语言描述，请大家下载啊-This is a descr iption of the pll value vhdl language descr iption, please download ah
<fuchun> 在 2025-07-28 上传 | 大小：37kb | 下载：0